姚鼎

（中國(guó)船舶重工集團(tuán)公司第七一六研究所，連云港 222006）

引言

運(yùn)算放大器是一種由多級(jí)直接耦合放大電路組成的高增益模擬集成電路，具有運(yùn)算和放大作用，也是發(fā)展最早和應(yīng)用最廣的模擬集成電路。雖然其型號(hào)種類很多，內(nèi)部結(jié)構(gòu)也各有差異，但他們的基本組成是相同的，主要由輸入級(jí)、中間放大級(jí)、輸出級(jí)和偏置電路4部分組成，如圖1所示[1]。因此，對(duì)于不同種類功能的運(yùn)算放大器，表征其性能的參數(shù)具有高度的一致性，主要有輸入失調(diào)電壓（Vos）、輸入偏置電流（Ib）、輸入失調(diào)電流（Ios）、開環(huán)電壓增益（Avo）、共模抑制比（CMRR）、電源電壓抑制比（PSRR）、輸出電壓擺幅（Vo）、增益帶寬積（GBP）、輸出電壓轉(zhuǎn)換速率（SR）、電源電流（Is）等10項(xiàng)，這些參數(shù)也反映了運(yùn)算放大器的性能、精度、速度、放大能力等重要指標(biāo)[3]。

本文以檢測(cè)中心現(xiàn)有DL1000模擬器件測(cè)試系統(tǒng)為基礎(chǔ)，利用通用的軟硬件資源，分析運(yùn)算放大器各參數(shù)的測(cè)試原理及具體實(shí)現(xiàn)方法，對(duì)運(yùn)算放大器的測(cè)試進(jìn)行了深入的了解，以提高運(yùn)算放大器測(cè)試質(zhì)量及測(cè)試效率。

圖1 運(yùn)算放大器基本組成部分

1 運(yùn)算放大器測(cè)試方法的基本原理

國(guó)軍標(biāo)采用通過輔助放大器（A）與被測(cè)器件（DUT）形成閉合環(huán)路的方法進(jìn)行各參數(shù)的測(cè)試，其基本測(cè)試原理圖如圖2所示，具體測(cè)試方法見GJB 9147-2017《半導(dǎo)體集成電路運(yùn)算放大器測(cè)試方法》詳細(xì)說明[3]。

2 基于DL1000系統(tǒng)的運(yùn)算放大器參數(shù)測(cè)試

2.1 DL1000模擬器件測(cè)試系統(tǒng)

DL1000模擬器件測(cè)試系統(tǒng)是在WIN XP環(huán)境下，利用VC++作為系統(tǒng)開發(fā)工具的集成電路測(cè)試管理系統(tǒng)，配有雙路大功率電壓電流源DVI、四路中功率電壓電流源QVI、八路小功率電壓電流源OVI、四路高精度電壓測(cè)量單元VM、時(shí)間測(cè)量單元TMU、音頻信號(hào)輸出/測(cè)量單元AS，可用于運(yùn)算放大器、電壓比較器、采樣保持器、電壓跟隨器、時(shí)基電路等各類模擬器件交、直流參數(shù)測(cè)試，其中，為解決運(yùn)算放大器測(cè)試問題，測(cè)試系統(tǒng)帶有一個(gè)專用的運(yùn)放包，并配備運(yùn)放測(cè)試板卡。

2.2 基于DL1000系統(tǒng)的運(yùn)算放大器基本測(cè)試原理

依據(jù)GJB 9147運(yùn)算放大器基本測(cè)試原理，通過DL1000系統(tǒng)的通用硬件資源，實(shí)現(xiàn)運(yùn)算放大器各參數(shù)的測(cè)試，基本測(cè)試原理圖如圖3所示。

圖2 GJB 9147中運(yùn)算放大器基本測(cè)試原理圖

圖3 基于DL1000運(yùn)算放大器基本測(cè)試原理圖

2.2.1輸入失調(diào)電壓Vos（Input Offset Voltage）

測(cè)試目的：測(cè)試使DUT直流輸出電壓為規(guī)定值（或零）時(shí)，在兩輸入端間施加的直流補(bǔ)償電壓。

Vos基本測(cè)試原理如圖4所示，具體實(shí)現(xiàn)過程：

1）程序中控制閉合K4，這樣輔助運(yùn)放與被測(cè)運(yùn)放形成一個(gè)閉環(huán)負(fù)反饋電路；

2）閉合K5至AGND端，切換K6、K7，Vin接地；

3）被測(cè)運(yùn)放施加規(guī)定電源，VIS4和VIS5分別供給正負(fù)電源；

4）VIS1施加電壓0 V，這樣由閉環(huán)負(fù)反饋電路分析可得，被測(cè)運(yùn)放的輸出會(huì)置為0 V。

5）被測(cè)運(yùn)放輸入端電壓Vos會(huì)經(jīng)過比例精密電阻放大，并由VM1采集，通過計(jì)算可得Vos。

Vos =（R4/（R4+R5））*VLO，其中本系統(tǒng)精密電阻放大（R4+R5）/R4=401倍。

2.2.2 輸 入偏置電流Ib（Input Bias Current）、輸入失調(diào)電流Ios（Input Offset Current）

Ib測(cè)試目的：測(cè)試使DUT直流輸出電壓為規(guī)定值（或零）時(shí)，兩輸入端流入的電流平均值；

Ios測(cè)試目的：測(cè)試使DUT直流輸出電壓為規(guī)定值（或零）時(shí)，兩輸入端流入的電流之差。

Ib、Ios參數(shù)的測(cè)試基本原理一致，且一般都是nA級(jí)，需采用小電流測(cè)試法。

基本測(cè)試原理如圖5所示，具體實(shí)現(xiàn)過程：

1）程序中控制閉合K4，閉合K5接入小電流測(cè)流電路，通過切換開關(guān)K6、K7，把測(cè)流電路切入運(yùn)放輸入管腳；

2）被測(cè)運(yùn)放施加規(guī)定電源，VIS4和VIS5分別供給正負(fù)電源，施加VIS1為0 V；

3）通過VM2采集電壓VLO，采集的結(jié)果除以1M的采樣電阻（R6）即可測(cè)得Ib+；

4）切換切換開關(guān)K6、K7，可測(cè)得Ib-；

5）Ib=[ （Ib+）+（Ib-）]/2；Ios=（Ib+）-（Ib-）。

2.2.3 開環(huán)電壓增益Avo（Large Signal Voltage Gain）

測(cè)試目的：測(cè)試當(dāng)器件開環(huán)時(shí)，其輸出電壓變化和差模輸入電壓變化之比。

Avo基本測(cè)試原理如圖4所示，具體實(shí)現(xiàn)過程：

1）程序中控制閉合K4，閉合K5至AGND端，切換K6、K7，Vin接地，即Vin+=0 V；

2）被測(cè)運(yùn)放施加規(guī)定電源，VIS4和VIS5分別供給正負(fù)電源，輸出端接入器件詳細(xì)規(guī)范規(guī)定的負(fù)載，對(duì)應(yīng)圖中電阻R10、R11、R12；

3）VIS1施加電壓VREF+，由閉環(huán)負(fù)反饋電路分析可得，被測(cè)運(yùn)放的輸出會(huì)置為-VREF+，VM1端測(cè)得電壓V1，計(jì)算可得Vin1=（R4/（R4+R5））*V1；

圖4 Vos基本測(cè)試原理圖

圖5 Ib、Ios基本測(cè)試原理圖

4）VIS1施加電壓VREF-，由閉環(huán)負(fù)反饋電路分析可得，被測(cè)運(yùn)放的輸出會(huì)置為+VREF-，VM1端測(cè)得電壓V2，計(jì)算可得Vin2=（R4/（R4+R5））*V2；

計(jì)算Avo=（VREF+-VREF-）/（ Vin1- Vin2）=（VREF+-VREF-）/（（V1-V2）*（R4/（R4+R5）））

2.2.4 共模抑制比CMRR（Common-Mode Rejection Ratio)

測(cè)試目的：測(cè)試DUT 差模電壓增益和共模電壓增益之比。

CMRR 反映了運(yùn)放對(duì)共模輸入信號(hào)的抑制能力，其基本測(cè)試原理如圖4 所示，具體實(shí)現(xiàn)過程：

1）程序中控制閉合K4，閉合K5 至AGND 端，切換K6、K7，Vin+=0 V；

2）被測(cè)運(yùn)放施加規(guī)定電源，VIS4 和VIS5 分別供給正負(fù)電源；

3）采用變電源法，VIS4、VIS5 電壓同時(shí)增加VIC+，VM1 端測(cè)得電壓V1，計(jì)算可得Vin1=（R4/（R4+R5））*V1；

4）VIS4、VIS5 電壓同時(shí)降低VIC-，VM1 端測(cè)得電壓V2，計(jì)算可得Vin2=（R4/（R4+R5））*V2；

計(jì)算CMRR =（Vic+-Vic-）/（（V2- V1）*（R4/（R4+R5）））

一般也用對(duì)數(shù)表示CMRR=20lg fabs [（Vic+-Vic-）/（（V2-V1）*（R4/（R4+R5）））] （dB）

2.2.5 電源電壓抑制比PSRR（Power Supply Rejection Ratio)

測(cè)試目的：測(cè)試DUT 輸入失調(diào)電壓隨電源電壓的變化率[4]。

PSRR 基本測(cè)試原理如圖4 所示，具體實(shí)現(xiàn)過程：

1）程序中控制閉合K4，閉合K5 至AGND 端，切換K6、K7，Vin+=0 V；

2）被測(cè)運(yùn)放施加規(guī)定電源，VIS4 和VIS5 分別供給正負(fù)電源；

3）VIS1 施加電壓0 V，被測(cè)運(yùn)放的輸出會(huì)置為0 V，VM1 端測(cè)得電壓V1，則Vin1=（R4/（R4+R5））*V1；

4）VIS4、VIS5 電壓同時(shí)增加VIC，VM1 端測(cè)得電壓V2，則Vin2=（R4/（R4+R5））*V2；

計(jì)算PSRR=2VIC/（V2-V1）

對(duì)數(shù)表示PSRR=20lg fabs[2VIC/（V2-V1）]

2.2.6 輸出電壓擺幅VO（Output Voltage Swing）

測(cè)試目的：測(cè)試DUT 在規(guī)定的電源電壓和負(fù)載條件下，輸出的最大電壓。

VO基本測(cè)試原理如圖4 所示，具體實(shí)現(xiàn)過程：

1）程序中控制閉合K4，閉合K5 至AGND 端，切換K6、K7，Vin+=0 V；

2）輸出端接入器件詳細(xì)規(guī)范規(guī)定的負(fù)載；

3）被測(cè)運(yùn)放施加器件詳細(xì)規(guī)范規(guī)定的電源電壓，VIS4 和VIS5 分別供給正負(fù)電源，VM3 測(cè)得輸出電壓VO。

2.2.7 增益帶寬積GBP（Closed-Loop Bandwidth Product）

測(cè)試目的：測(cè)試DUT 在6dB/倍頻程增益-頻率特性范圍內(nèi)，其電壓增益和對(duì)應(yīng)頻率的乘積。

GBP 基本測(cè)試原理如圖4 所示，具體實(shí)現(xiàn)過程：

1）程序中控制閉合K4，閉合K5 至AGND 端，切換K6、K7，Vin+=0 V；

2）被測(cè)運(yùn)放施加規(guī)定電源，VIS4 和VIS5 分別供給正負(fù)電源；

3）關(guān)閉電壓電流源VIS1，閉合K1，閉環(huán)回路接入AS 交流信號(hào)，交流信號(hào)頻率按器件詳細(xì)規(guī)范設(shè)置為fm；

4）VM3 測(cè)得輸出電壓VO，VM1 測(cè)得電壓VL，計(jì)算可得輸入電壓Vin=（R4/（R4+R5））* VL；

計(jì)算GBP=VO/Vin*fm

= VO/ VL*fm* （（R4+R5）/R4）

2.2.8 輸出電壓轉(zhuǎn)換速率SR（Slew Rate）

測(cè)試目的：測(cè)試在DUT 輸入端施加規(guī)定條件的大信號(hào)階躍脈沖電壓，其輸出電壓隨時(shí)間的最大變化率。

SR 基本測(cè)試原理如圖3 所示，具體實(shí)現(xiàn)過程：

1）斷開K4，切合K7，被測(cè)運(yùn)放形成一個(gè)電壓跟隨電路；

2）被測(cè)運(yùn)放施加規(guī)定的電源,輸入端接入FI 方波發(fā)生器，按器件詳細(xì)規(guī)范規(guī)定輸入脈沖信號(hào)，輸出端接入器件詳細(xì)規(guī)范規(guī)定的負(fù)載；

3）閉合K8，接入時(shí)間測(cè)量單元TMU，通過TMU采集輸出電壓變化△VO和對(duì)應(yīng)的時(shí)間△t；

計(jì)算SR=△VO/△t

2.2.9 電源電流Is（Supply Current）

測(cè)試目的：測(cè)試DUT輸入端無信號(hào)且輸出端空載時(shí)，流過電源端的電流。

Is基本測(cè)試原理如圖4所示，具體實(shí)現(xiàn)過程：

1）程序中控制閉合K4，閉合K5至AGND端，切換K6、K7，Vin+=0 V；

2）被測(cè)運(yùn)放施加規(guī)定電源，VIS4和VIS5分別供給正負(fù)電源V+，V-；

3）在電源端V+及V-分別測(cè)得電流I+及I-；

同時(shí)，計(jì)算可得運(yùn)放的靜態(tài)功耗PD，PD= V+* I++ V-*I-。

3 結(jié)束語

本文基于DL1000模擬器件測(cè)試系統(tǒng)對(duì)運(yùn)算放大器十項(xiàng)主要參數(shù)的測(cè)試原理及方法進(jìn)行了深入分析，搭配DL1000系統(tǒng)測(cè)試程序靈活方便的參數(shù)設(shè)置方式，只需通過合理配置外圍電路，即可實(shí)現(xiàn)多種運(yùn)放的測(cè)試，極大豐富了運(yùn)算放大器測(cè)試程序庫(kù)。