郎玉紅 陸振杰 祁鵬

摘 ?要： 討論了非易失閃存（NOR Flash）器件中ONO介質(zhì)層厚度的精度控制.通過歸一化不同密度器件分組，優(yōu)化多層復雜薄膜的光學量測精度，優(yōu)化氮化硅層的均勻性，實現(xiàn)了對ONO介質(zhì)層厚度更精確的控制.結合光學厚度與電性厚度的相關性，可以及時得到ONO工藝的安全窗口.

關鍵詞： 閃存; 堆疊電容; ONO介質(zhì)層; 讀寫速度; 數(shù)據(jù)存儲能力

中圖分類號： TN 47 ? ?文獻標志碼： A ? ?文章編號： 1000-5137（2020）04-0478-05

Abstract： The precision control of the thickness of the ONO structure in NOR Flash device was discussed in the paper.The control of the thickness of the ONO structure became more precisely by means of normalizing the different density groups of devices，optimizing the optical measurement accuracy of multilayer complex films as well as the uniformity of silicon nitride layer.The safe ONO process window could be obtained in time by combining the relationship between the optical thickness and electrical thickness.

Key words： flash; stacked capacitance; ONO structure; I/O speed; data storage capacity

0 ?引 ?言

閃存主要分為NAND和非易失閃存（NOR Flash），NOR Flash存儲器具備隨機存儲、可靠性強、讀取速度快、可執(zhí)行代碼等優(yōu)點.很多終端電子產(chǎn)品因內(nèi)部指令執(zhí)行、系統(tǒng)數(shù)據(jù)交換等功能，需要配置相應容量的代碼存儲器，這使低容量的NOR Flash存儲器在應用中具備性能和成本上的優(yōu)勢，得到了廣泛的應用，成為不可或缺的重要電子元器件.隨著5G基站建設、汽車智能化的不斷推進，真正無線立體聲（TWS）耳機功能的日益增多，NOR Flash有望迎來更多需求[1].根據(jù)數(shù)據(jù)顯示，中國NOR Flash新增市場規(guī)模從2015年的3.54億元增長至2018年18.94億元，預計到2022年，中國NOR Flash新增市場規(guī)模合計達到55.85億元[2].

作為一種非揮發(fā)性存儲器，NOR Flash具有高器件密度、低功耗和可電重寫性等特點，被廣泛應用于便攜式電子產(chǎn)品中[3].NOR Flash與場效應晶體管（FET）[4-5]的差別在于柵極由控制柵、浮柵和ONO層構成.ONO介質(zhì)層的構成為：上層氧化層（O）、中層氮化物（N）、下層氧化層（O）.NOR Flash主流的ONO結構主要由爐管沉積完成.采用爐管低壓化學氣相沉積（LPCVD）工藝進行ONO介質(zhì)層的制備，由3道爐管單獨完成，分為：1） 底層氧化層的制備;2） 中間氮化物的制備;3） 頂部氧化層的制備.從ONO電性窗口上看，ONO電性厚度（EOT）需要控制在±1個標準偏差以內(nèi)，這就要求ONO 3層的薄膜厚度具備相當嚴格的精度控制.爐管ONO沉積工藝精度控制難點主要有：

1） 批次作業(yè)，產(chǎn)品組合復雜，需要權衡產(chǎn)能與精度;

2） 器件薄膜結構復雜，精度控制實現(xiàn)難度大;

3） 氮化硅層的均勻性控制難度大;

目前難點1）已有較好的解決方案，如何較為精確地獲取ONO各層的光學厚度，提升和改善爐管內(nèi)的均勻度，是業(yè)界普遍的難點.基于爐管批次作業(yè)特性，產(chǎn)品和控片在同一批次不同位置存在不同的差異性，僅僅依靠3層爐管控片分別監(jiān)視每層的厚度，難度很大.因此，對ONO各層光學厚度的精確測量必不可少.

本文通過分析ONO各層工藝大量晶圓之間的數(shù)據(jù)，提出了一種優(yōu)化氮化硅薄膜精度的控制方法，最終實現(xiàn)對ONO三層總厚度的晶圓之間較好的精度控制.

1 ?ONO的精度控制

ONO薄膜的測量精度受限于其多層薄膜結構的復雜性及薄膜致密度等因素，難以保證單層薄膜和多層薄膜的厚度精度;其制備方法受限于LPCVD批次作業(yè)，及反應氣體和溫度控制的局限性，對提高圓晶之間的均勻性有很大困難.

與單一薄膜相比，NOR Flash ONO薄膜結構更加復雜，造成ONO結構的光學測量精度和可信度問題.NOR Flash ONO薄膜結構自下而上依次為硅襯底上隧道氧化層、浮柵層、底部氧化層、中間氮化硅層、頂部氧化層，如圖1所示.要使每一層都能分開，且能被精確測量，根據(jù)光學橢偏儀原理，首先需要預測其理想的理論模型[6].不同的薄膜工藝使得薄膜的致密度、折射率等存在差異，這為建立理想的理論光譜去擬合實際光譜帶來一定難度.采用LPCVD工藝進行ONO介質(zhì)層的制備，氣體由底部通入，頂部排出，溫度控制為五端控溫，如圖2所示，同時需要兼顧100片以上產(chǎn)品片的厚度均勻性，要使同一批次產(chǎn)品獲得較好的均勻性，存在一定難度.

1.1 產(chǎn)品復雜ONO結構的測量精度控制

根據(jù)光學橢偏儀原理，橢圓偏振光譜（BBSE）光源是理想的多層薄膜光源，適用于多層薄膜，如硅襯底上ONO薄膜各層的光學厚度、折射率和反射率，厚度最大可以到2 μm，如圖3所示.收集到的實際光譜模型與單層結構薄膜測量的光譜差異巨大，如圖4所示.不斷優(yōu)化擬合數(shù)據(jù)，最終的擬合可信度可達到0.98.

由于ONO結構的透射電子顯微鏡（TEM）分層比較困難（電子顯微鏡下，氧化硅與氮化硅界面分層不明顯），且薄膜較薄，TEM量測受干擾較大，從65 nm NOR Flash 0092長期數(shù)據(jù)看，ONO電性厚度和光學厚度呈現(xiàn)非常明顯的相關性，符合理論預期，也驗證了光學橢偏儀膜厚的可信度.

1.2 ONO工藝圓晶之間均勻性控制

與光學厚度不同，ONO電性厚度幾乎可以完全反映ONO實際光學厚度，其Sigma值約為1.2，如表1所示，而ONO電性厚度的安全窗口為（-1，1），需要花費大量時間和精力確保每一層薄膜工藝控片厚度穩(wěn)定來確保薄膜工藝穩(wěn)定.

在嚴格控制3層薄膜工藝的窗口并保持控片控制穩(wěn)定的情況下，ONO電性厚度與中間氮化硅層不同位置存在明顯差異，呈現(xiàn)頂部薄、底部厚的現(xiàn)象.同時，底部氧化層工藝的氧化爐中同一批次不同位置的產(chǎn)品，氧化層厚度保持一致，由此可見，決定頂部到底部電性厚度差異的是氮化硅工藝.以往的控制方法需要保證氮化硅工藝頂部和底部控片的厚度一致，存在很大的問題，導致電性厚度的差異.

通過調(diào)整同批次不同位置氮化硅控片的厚度，將氮化硅頂部的控片調(diào)厚，將底部的控片調(diào)薄，形成頂部到底部逐漸下降的厚度趨勢，可以明顯改善晶圓之間的均勻性.

1.3 改善后電性及良率表現(xiàn)

經(jīng)ONO氮化硅控制方法優(yōu)化后，同一批次產(chǎn)品氮化硅單層厚度、ONO總厚度及ONO電性厚度差異明顯降低，圓晶之間均勻性改善明顯，如表2所示，使ONO電性厚度（EOT）數(shù)據(jù)更收斂于安全窗口區(qū)間內(nèi).優(yōu)化后器件的數(shù)據(jù)保持失效率、擦寫速度失效率和修復資源占用明顯降低，如表3所示.

3 ?結 ?論

ONO多層結構隔離介電層的厚度安全窗口較窄，其穩(wěn)定性直接影響器件擦寫速度、數(shù)據(jù)保持等性能，需要嚴格控制.通過對產(chǎn)品浮柵多晶硅側壁模型的計算，并實施歸一化分類管控，降低不同圓晶之間的精度影響;通過不斷擬合及優(yōu)化測量模型，達到實際光譜與理論光譜較高的擬合可信度，實現(xiàn)對ONO單層及多層薄膜光學厚度的實時監(jiān)控，為ONO結構精度控制打下堅實基礎;基于大量數(shù)據(jù)，建立可信且穩(wěn)健的ONO結構電性厚度和光學厚度的相關性，進而及時有效地探索ONO工藝窗口;通過分析ONO各層工藝大量圓晶之間的數(shù)據(jù)，優(yōu)化氮化硅薄膜精度，最終實現(xiàn)對ONO三層總厚度的圓晶之間較好的精度控制.

參考文獻：

[1] BEZ R，CAMERLENGHI E，MODELLI A，et al.Introduction to flash memory [J].Proceedings of the IEEE，2003，91（4）：479-502.

[2] KAHNG D，SZE S M.A floating gate and its application to memory devices [J]. IEEE Transactions on Electron Devices，1967，14（9）：1277-1295.

[3] WANG S T.On the I-V characteristics of floating-gate MOS transistors [J].IEEE Transactions on Electron Devices，1979，26（9）：1292-1294.

[4] ARAI F，MARUYAMA T，SHIROTA R.Extended data retention process technology for high reliability flash EEPROMs of 106 to 107 W/E cycles [C]//IEEE International ReliabilityPhysics Symposium.Reno：IEEE，1997：377-372.

[5] CHEN J，RADJY N，CAGNINA S，et al.Degradation mechanism of flash EPROM program/erase endurance [C]//Proceedings of IEEE International Electron Devices Meeting.Washington：IEEE，1994：35-39.

[6] KOVAL R，BHACHAWAT V，CHANG C.Flash ETOX virtual ground architecture：a future scaling direction [J].2005 Symposium on VLSI Technology Digest of Technical Papers.Kyoto：IEEE，2005：677-679.

（責任編輯：包震宇）