張青鳳

摘? 要： 傳統(tǒng)存儲(chǔ)系統(tǒng)的讀、寫性能差，無(wú)法安全存儲(chǔ)高密度信息。故設(shè)計(jì)基于大數(shù)據(jù)的高密度信息安全存儲(chǔ)系統(tǒng)。系統(tǒng)硬件由FPAG接口模塊和PCIE硬核模塊組成，主要負(fù)責(zé)安全存儲(chǔ)高密度信息。系統(tǒng)軟件使用NAND FLASH作為控制程序，主要負(fù)責(zé)壞塊管理。軟、硬件結(jié)合，完成基于大數(shù)據(jù)的高密度信息安全存儲(chǔ)系統(tǒng)的設(shè)計(jì)。最后通過(guò)仿真實(shí)驗(yàn)，測(cè)試兩個(gè)系統(tǒng)的讀、寫功能是否符合設(shè)計(jì)需求。實(shí)驗(yàn)結(jié)果表明，所提系統(tǒng)可以完成高密度數(shù)據(jù)的讀、寫請(qǐng)求操作。

關(guān)鍵詞： 高密度信息; 信息安全存儲(chǔ); 系統(tǒng)設(shè)計(jì); 數(shù)據(jù)讀寫; 系統(tǒng)測(cè)試; 仿真驗(yàn)證

中圖分類號(hào)： TN915.08?34; TP368.5? ? ? ? ? ? ? ?文獻(xiàn)標(biāo)識(shí)碼： A? ? ? ? ? ? ? ? ? ? 文章編號(hào)： 1004?373X（2020）14?0083?03

Design of high?density information security storage system based on big data

ZHANG Qingfeng

（Yuncheng University， Yuncheng 044000， China）

Abstract： As the traditional storage system has poor reading and writing performance and cannot safely store high?density information， a high?density information security storage system based on big data is designed. The hardware of the system is composed of FPAG interface module and PCIE hard core module， and is mainly responsible for the safe storage of high?density information. In the software of the system， the NAND Flash is used as the control program， which is mainly charge of the bad block management. The design of high?density information security storage system based on large data is completed in combination of hardware and software. The simulation experiment was performed to test whether the reading and writing functions of the two systems meet the design requirements. The experimental results show that the proposed system can complete the reading and writing requirements for high?density data.

Keywords： high?density information; information security storage; system design; data reading and writing; system testing; simulation verification

0? 引? 言

傳統(tǒng)的高密度信息安全存儲(chǔ)系統(tǒng)存在讀、寫性能差的缺陷，為此提出基于大數(shù)據(jù)的高密度信息安全存儲(chǔ)系統(tǒng)設(shè)計(jì)。利用大數(shù)據(jù)技術(shù)的高密度大容量存儲(chǔ)特性，來(lái)改變系統(tǒng)讀、寫請(qǐng)求操作步驟。因?yàn)榇笮蛿?shù)據(jù)集要向成百上千的電腦分配工作，所以需要利用大數(shù)據(jù)技術(shù)處理大量的容忍經(jīng)過(guò)時(shí)間內(nèi)的數(shù)據(jù)，使這些含有意義的數(shù)據(jù)“增值” [1]。

系統(tǒng)硬件設(shè)計(jì)配合多種功能需求，利用大數(shù)據(jù)技術(shù)，將采樣的高密度信息存儲(chǔ)至系統(tǒng)內(nèi)存。為解決傳統(tǒng)硬件結(jié)構(gòu)在對(duì)數(shù)據(jù)采樣時(shí)存在帶寬、數(shù)據(jù)存儲(chǔ)質(zhì)量上的缺陷這一問(wèn)題，硬件采用Xilinx Virtex6 FPGA內(nèi)嵌 PCIE核的方式，完成高密度信息安全傳輸。

1? 硬件結(jié)構(gòu)設(shè)計(jì)

硬件上搭建Virtex6 FPGA為控制中心，利用大數(shù)據(jù)技術(shù)作為高密度信息讀寫的基礎(chǔ)[2]。以DDES為高密度大容量緩存，以6路高密度收發(fā)器TLK為標(biāo)準(zhǔn)接口，來(lái)實(shí)現(xiàn)DDR3存儲(chǔ)接口和緩存模塊的設(shè)計(jì)?；诖髷?shù)據(jù)的高密度信息安全存儲(chǔ)系統(tǒng)硬件總體設(shè)計(jì)如圖1所示。

PICE接收控制板通過(guò)6路TLK2711實(shí)現(xiàn)與存儲(chǔ)器的接口連接，將接收的數(shù)據(jù)送入FPGA[3]。再通過(guò)FPGA 將接收數(shù)據(jù)存入DDR3模塊，再以DMA寫的方式上傳到系統(tǒng)內(nèi)存，最后通過(guò)6路TLK2711將高密度信息安全存儲(chǔ)到DRR3[4]

FPAG接口模塊采用Xilinx Virtex6 FPGA，負(fù)責(zé)高密度DMA讀寫。以DDR3作為高密度信息安全存儲(chǔ)空間[5]，傳輸帶寬使用PCIE硬核，用Virtex6 FPGA簡(jiǎn)化DDR3接口[6?7]。PCIE硬核模塊，采用Xilinx Virtex6 FPGA內(nèi)嵌PCIE硬核模塊。

2? 軟件功能設(shè)計(jì)

利用大數(shù)據(jù)可變性的特征，處理 NAND FLASH 軟件控制程序中的壞塊。NAND FLASH可與數(shù)據(jù)和地址共用一條總線[8]。軟件控制結(jié)構(gòu)框架如圖2所示。

圖2中ECC模塊主要負(fù)責(zé)校驗(yàn)碼的生產(chǎn)、存儲(chǔ)和讀取等[9]。首先，需將輸入數(shù)據(jù)的位寬設(shè)置為64 bit，且每次讀取寫入的數(shù)據(jù)為64 KB;其次，將原本緩存的大小調(diào)整為原來(lái)寫入數(shù)據(jù)量的2倍;最后，通過(guò)編程操作將已經(jīng)存儲(chǔ)的數(shù)據(jù)上傳到系統(tǒng)，系統(tǒng)將數(shù)據(jù)存入NAND FLASH陣列，而外部數(shù)據(jù)會(huì)被自動(dòng)寫入輸入緩存[10]。為解決ECC模塊與兩個(gè)緩存模塊會(huì)打亂主控邏輯模塊產(chǎn)生操作時(shí)序這一問(wèn)題，需連接NAND FLASH芯片，采用簡(jiǎn)單的信號(hào)定義，調(diào)整模塊在主控邏輯操作中的步驟。控制程序接口信號(hào)定義如表1所示。

根據(jù)表1確定命令轉(zhuǎn)移順序，從空閑狀態(tài)轉(zhuǎn)移到相應(yīng)狀態(tài)，完成后開始擦除工作。在執(zhí)行擦除任務(wù)時(shí)，需根據(jù)擦除指令狀態(tài)轉(zhuǎn)移圖擦除冗余數(shù)據(jù)，如圖3所示。

在執(zhí)行擦除指令后，使用chipscope 完成編程指令。編程結(jié)束需通過(guò)讀狀態(tài)寄存器查詢編程是否創(chuàng)建成功。若不成功，記為壞塊。若在壞塊存取數(shù)據(jù)時(shí)發(fā)生錯(cuò)誤，需使用NAND FLASH屏蔽壞塊。在此過(guò)程中，為防止讀取出現(xiàn)錯(cuò)誤，利用矩陣的行信息檢驗(yàn)ECC校驗(yàn)碼檢驗(yàn)錯(cuò)誤。軟硬件結(jié)合，完成基于大數(shù)據(jù)的高密度信息安全存儲(chǔ)系統(tǒng)的設(shè)計(jì)。

3? 實(shí)驗(yàn)分析

實(shí)驗(yàn)重點(diǎn)測(cè)試基于大數(shù)據(jù)的高密度信息安全存儲(chǔ)系統(tǒng)的讀、寫請(qǐng)求操作是否符合設(shè)計(jì)需求，驗(yàn)證DDR3存儲(chǔ)接口、PICE模塊、FPAG接口模塊和軟件控制程序設(shè)計(jì)的正確性。最后，給出傳統(tǒng)存儲(chǔ)系統(tǒng)和所提系統(tǒng)的讀、寫性能測(cè)試結(jié)果，再通過(guò)仿真分析，驗(yàn)證所提系統(tǒng)設(shè)計(jì)的可行性。

3.1? 系統(tǒng)寫測(cè)試驗(yàn)證

上行FIFO與DDR3交互，會(huì)向DDR3寫入命令和數(shù)據(jù)，完成DDR3寫請(qǐng)求操作。傳統(tǒng)系統(tǒng)與基于大數(shù)據(jù)的高密度信息安全存儲(chǔ)系統(tǒng)寫測(cè)試仿真驗(yàn)證結(jié)果見圖4。

在完成整個(gè)初始化過(guò)程后，使用所提系統(tǒng)處理信號(hào)phy_init_done置為有效。當(dāng)DDR3內(nèi)存不滿，且DDR3上行FIFO 不空，可對(duì)應(yīng)圖4中的ddr3_fifo_full信號(hào)。若命令與地址FIFO準(zhǔn)備好接收命令，寫數(shù)據(jù)FIFO準(zhǔn)備好接收數(shù)據(jù)，對(duì)應(yīng)圖4中的app_rdy會(huì)向用戶發(fā)起寫命令操作，并降低app_rdy置為低。當(dāng)使用傳統(tǒng)系統(tǒng)處理信號(hào)時(shí)，phy_init_done置為失效。在app_wdf_data上提交數(shù)據(jù)時(shí)，wr_bst_cnt會(huì)停止寫操作，導(dǎo)致FIFO不滿，出現(xiàn)壞塊，無(wú)法寫入高密度信息。分析圖4可知，使用基于大數(shù)據(jù)的高密度信息安全存儲(chǔ)系統(tǒng)符合功能設(shè)計(jì)的要求。

3.2? 系統(tǒng)讀測(cè)試驗(yàn)證

DDR3讀請(qǐng)求與下行FIFO交互，向DDR3寫入命令，完成高密度數(shù)據(jù)的讀請(qǐng)求操作。傳統(tǒng)系統(tǒng)與本文系統(tǒng)讀測(cè)試仿真驗(yàn)證結(jié)果見圖5。

由圖5可知，使用所提系統(tǒng)完成初始化過(guò)程后，信號(hào)phy_init_done置為有效。當(dāng)DDR3內(nèi)存不滿時(shí)，DDR3上行FIFO不滿，對(duì)應(yīng)圖5中ddr3_fifo_full和fifo_prog_empty_ddr3_us信號(hào)會(huì)向用戶發(fā)起讀請(qǐng)求命令操作。而使用傳統(tǒng)系統(tǒng)在讀完一行后，rd?bst?cnt等于32時(shí)，會(huì)停止操作，出現(xiàn)壞塊，導(dǎo)致系統(tǒng)無(wú)法將寫入地址的高密度數(shù)據(jù)讀取出來(lái)驗(yàn)證。由圖5可知，基于大數(shù)據(jù)的高密度信息安全存儲(chǔ)系統(tǒng)的讀功能符合設(shè)計(jì)需求。

4? 結(jié)? 語(yǔ)

針對(duì)傳統(tǒng)系統(tǒng)存在的讀、寫性能差問(wèn)題，提出基于大數(shù)據(jù)的高密度信息安全存儲(chǔ)系統(tǒng)。在硬件的設(shè)計(jì)上，采用Xilinx Virtex6 FPGA，實(shí)現(xiàn)控制板之間的高密度數(shù)據(jù)傳輸。在軟件功能的設(shè)計(jì)上，采用NAND FLASH作為控制程序，完成整個(gè)系統(tǒng)的部分測(cè)試。最后，通過(guò)仿真實(shí)驗(yàn)，測(cè)試兩個(gè)系統(tǒng)的讀功能和寫功能是否符合設(shè)計(jì)需求。實(shí)驗(yàn)結(jié)果表明，所提系統(tǒng)方案設(shè)計(jì)的可行性更高。

參考文獻(xiàn)

[1] 曹明，遇炳杰.網(wǎng)絡(luò)數(shù)據(jù)傳輸高密度信息安全存儲(chǔ)仿真[J].計(jì)算機(jī)仿真，2017，34（12）：153?156.

[2] 阮燦華.互聯(lián)網(wǎng)絡(luò)安全防御對(duì)高密度信息優(yōu)化存儲(chǔ)仿真[J].計(jì)算機(jī)仿真，2018，35（3）：349?352.

[3] 趙悅品.網(wǎng)絡(luò)信息安全防范與Web數(shù)據(jù)挖掘系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2017，40（4）：69?73.

[4] 尤波，于大孚.存儲(chǔ)式智能堵塞器設(shè)計(jì)研究[J].機(jī)械設(shè)計(jì)與制造，2018，21（1）：177?179.

[5] 張宏生.高安全性加密系統(tǒng)在智能電能表中的應(yīng)用[J].電測(cè)與儀表，2017，54（23）：94?98.

[6] 岳敏，張瑋.基于Mongo DB的重離子加速器波形數(shù)據(jù)存儲(chǔ)系統(tǒng)構(gòu)建[J].核電子學(xué)與探測(cè)技術(shù)，2017，37（10）：125?126.

[7] 胡豆豆，羅飛.對(duì)象存儲(chǔ)系統(tǒng)的自動(dòng)化管理技術(shù)[J].電信科學(xué)，2017，33（11）：154?161.

[8] 李芹，蔡榮杰.基于云計(jì)算的醫(yī)學(xué)影像訪問(wèn)系統(tǒng)的研究與設(shè)計(jì)[J].實(shí)用放射學(xué)雜志，2017，33（33）：1782?1783.

[9] 崔明勇，王楚通.獨(dú)立模式下微網(wǎng)多能存儲(chǔ)系統(tǒng)優(yōu)化配置[J].電力系統(tǒng)自動(dòng)化，2018，42（4）：30?38.

[10] 朱玉飛，戴紫彬.流體系結(jié)構(gòu)密碼處理器存儲(chǔ)系統(tǒng)的研究與設(shè)計(jì)[J].電子學(xué)報(bào)，2017，45（12）：2957?2964.