徐冬冬 閆嘉琪

摘要：本設(shè)計(jì)選用FPGA作為數(shù)據(jù)處理與系統(tǒng)控制的核心，制作了一款超高精度的數(shù)字頻率計(jì)，其優(yōu)點(diǎn)在于采用了自動(dòng)增益控制電路（AGC）和等精度測(cè)量法。AGC電路可將不同頻率、不同幅度的待測(cè)信號(hào)，放大至基本相同的幅度，且高于后級(jí)滯回比較器的窗口電壓，有效解決了待測(cè)信號(hào)輸入電壓變化大、頻率范圍廣的問題。頻率等參數(shù)的測(cè)量采用閘門時(shí)間為1s的等精度測(cè)量法。閘門時(shí)間與待測(cè)信號(hào)同步，避免了對(duì)被測(cè)信號(hào)計(jì)數(shù)所產(chǎn)生±1個(gè)字的誤差，提高了系統(tǒng)精度。

關(guān)鍵詞：FPGA;超高精度數(shù)字盤頻率計(jì);等精度測(cè)量法;自動(dòng)增益控制電路

中圖分類號(hào)：TM935.13 ?文獻(xiàn)標(biāo)識(shí)碼：A ?文章編號(hào)：1007-9416（2020）06-0000-00

0 引言

電子技術(shù)中，頻率是最基本的參數(shù)之一，且與許多電參量的測(cè)量方案、測(cè)量結(jié)果都有十分密切的關(guān)系。數(shù)字頻率計(jì)是電子測(cè)量與儀表技術(shù)最基礎(chǔ)的電子儀器之一，是計(jì)算機(jī)、通訊設(shè)備、音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測(cè)量?jī)x器。與傳統(tǒng)的頻率計(jì)相比，數(shù)字頻率計(jì)具有精度高、測(cè)量范圍大、可靠性好等優(yōu)點(diǎn)，是頻率測(cè)量的重要手段之一。

1 設(shè)計(jì)方案工作原理

1.1 系統(tǒng)方案

1.1.1 寬帶通道放大器

方案一：OPA690固定增益直接放大。由于待測(cè)信號(hào)頻率范圍廣，電壓范圍大，故選用寬帶運(yùn)算放大器OPA69，5V雙電源供電，對(duì)所有待測(cè)信號(hào)進(jìn)行較大倍數(shù)的固定增益。對(duì)于輸入的正弦波信號(hào)，經(jīng)過OPA690的固定增益，小信號(hào)得到放大，大信號(hào)削頂失真，所以均可達(dá)到后級(jí)滯回比較器電路的窗口電壓。

方案二：基于VCA810的自動(dòng)增益控制（AGC）。AGC電路實(shí)時(shí)調(diào)整高帶寬壓控運(yùn)算放大器VCA810的增益控制電壓，通過負(fù)反饋使得放大后的信號(hào)幅度基本保持恒定。

盡管方案一中的OPA690是高速放大器，但是單級(jí)增益僅能滿足本題基本部分的要求，而在放大高頻段的小信號(hào)時(shí)，增益帶寬積的限制使得該方案無法達(dá)到發(fā)揮部分在頻率和幅度上的要求[1]。

方案二中采用VCA810與OPA690級(jí)聯(lián)放大，并通過外圍負(fù)反饋電路實(shí)現(xiàn)自動(dòng)增益控制。該方案不僅能夠?qū)崿F(xiàn)穩(wěn)定可調(diào)的輸出電壓，而且可以解決高頻小信號(hào)單級(jí)放大時(shí)的帶寬問題。故采用基于VCA810的自動(dòng)增益控制方案。

1.1.2 脈沖整形電路

因?yàn)檩斎朊}沖信號(hào)幅度值不固定，當(dāng)幅值較小時(shí)無法進(jìn)入FPGA進(jìn)行頻率的測(cè)量，故采用軌至軌高速比較器TLV3501，響應(yīng)時(shí)間為4.5ns，輸出高電平5V，輸出低電平0V，這樣無需AGC放大即可進(jìn)入FPGA進(jìn)行頻率測(cè)量。

1.1.3 主控電路

方案一：采用諸如MSP430、STM32等傳統(tǒng)單片機(jī)作為主控芯片。單片機(jī)在現(xiàn)實(shí)中與FPGA連接，建立并口通信，完成命令與數(shù)據(jù)的傳輸。

方案二：在FPGA內(nèi)部利用邏輯單元搭建片內(nèi)單片機(jī)Avalon，在片內(nèi)將單片機(jī)和測(cè)量參數(shù)的數(shù)字電路系統(tǒng)連接，不連接外部接線[2]。

在硬件電路上，用FPGA片內(nèi)單片機(jī)，除了輸入和輸出顯示等少數(shù)電路外，其它大部分電路都可以集成在一片F(xiàn)PGA芯片中，大大降低了電路的復(fù)雜程度、減小了體積、電路工作也更加可靠和穩(wěn)定，速度也大為提高。且在數(shù)據(jù)傳輸上簡(jiǎn)單方便，故主控電路的選擇采用方案二。

1.1.4 參數(shù)測(cè)量方案

頻率等參數(shù)的測(cè)量采用閘門時(shí)間為1s的等精度測(cè)量法。閘門時(shí)間與待測(cè)信號(hào)同步，避免了對(duì)被測(cè)信號(hào)計(jì)數(shù)所產(chǎn)生+1個(gè)字的誤差，提高了系統(tǒng)精度。測(cè)量頻率時(shí)，在閘門時(shí)間內(nèi)同時(shí)對(duì)待測(cè)信號(hào)和標(biāo)準(zhǔn)信號(hào)（時(shí)鐘信號(hào)）計(jì)數(shù)，標(biāo)準(zhǔn)信號(hào)計(jì)數(shù)值除以待測(cè)信號(hào)計(jì)數(shù)值乘上時(shí)鐘周期即為待測(cè)周期;測(cè)量?jī)蓚€(gè)信號(hào)的時(shí)間間隔時(shí)，通過異或門將時(shí)間間隔轉(zhuǎn)化為周期脈沖信號(hào)，通過對(duì)脈沖信號(hào)等精度測(cè)量得到間隔時(shí)間[3]。

1.2 技術(shù)方案分析比較

系統(tǒng)總體工作流程為：待測(cè)信號(hào)首先進(jìn)入自動(dòng)增益電路，其輸出電壓增益到一個(gè)大于后級(jí)滯回比較器窗口電壓的固定值，經(jīng)過比較器電路后，輸出給FPGA進(jìn)行相關(guān)參數(shù)的測(cè)量，并最終顯示在屏幕上。在FPGA內(nèi)部，數(shù)字電路系統(tǒng)與片內(nèi)單片機(jī)通信，基于閘門時(shí)間為1s的等精度測(cè)量算法，測(cè)算相關(guān)參數(shù)[4]。

2 電路設(shè)計(jì)

2.1 寬帶通道放大器分析

寬帶通道放大器如圖1所示，是一個(gè)自動(dòng)增益控制模塊。壓控放大器VCA810依靠反饋得到的控制電壓控制放大倍數(shù);高速比較器AD8561比較的是VCA810輸出信號(hào)和預(yù)設(shè)電壓，使用二極管和RC對(duì)比較器的輸出信號(hào)進(jìn)行檢波;TL082將檢波得到的電壓轉(zhuǎn)換至VCA810的控制電壓范圍內(nèi)，使得VCA810能夠正常工作; OPA690 起著二級(jí)放大與級(jí)聯(lián)緩沖的作用[5]。具體電路連接如圖1所示。

3 系統(tǒng)軟件設(shè)計(jì)分析

系統(tǒng)軟件流程圖如圖2所示。

4 結(jié)語(yǔ)

頻率計(jì)是電子測(cè)量中常用的儀器設(shè)備之一，本文在分析比較幾種常用的測(cè)頻方式的基礎(chǔ)上，根據(jù)AGC電路的優(yōu)點(diǎn)和特點(diǎn)，選擇用等精度測(cè)量法進(jìn)行數(shù)字頻率計(jì)的設(shè)計(jì)，利用FPGA設(shè)計(jì)數(shù)字頻率計(jì)，為提高檢測(cè)可靠性和效率奠定堅(jiān)實(shí)的基礎(chǔ)。

與傳統(tǒng)方法相比，利用FPGA和AGC電路設(shè)計(jì)數(shù)字頻率計(jì)具有很多獨(dú)特的優(yōu)點(diǎn)：

（1）硬件以FPGA為主，只有很少的附件，縮小電路板的體積;

（2）AGC電路可以有效解決信號(hào)輸入電壓變化大，頻率范圍變化廣的問題;

（3）等精度測(cè)量法可以減少誤差，提高系統(tǒng)的精度。

參考文獻(xiàn)

[1]張永瑞電子測(cè)量技術(shù)基礎(chǔ)[M].西安：西安電子科技大學(xué)出版社，2009.

[2]夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京：北京航空航天大學(xué)出版社，2013.

[3]劉凱，顧新.VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)[M]西安：西安電子科技大學(xué)出版社，2009.

[4]岡村迪夫OP放大電路設(shè)計(jì)：從重視再現(xiàn)性設(shè)計(jì)的基礎(chǔ)到實(shí)際應(yīng)用[M].北京：科學(xué)出版社，2004.

[5]Sergio，F(xiàn)ranco.基于運(yùn)算放大器和模擬集成電路的電路設(shè)計(jì)[M].西安：西安交通大學(xué)出版社，2004.

收稿日期：2020-04-20

作者簡(jiǎn)介：徐冬冬（1981—），男，江蘇揚(yáng)州人，博士研究生，研究方向：信號(hào)處理。