馬麗娟，徐 躍

(1.南京高等職業(yè)技術(shù)學(xué)校 電氣工程系，江蘇 南京 210019；2.南京郵電大學(xué) 電子與光學(xué)工程學(xué)院，江蘇 南京 210023)

0 引言

隨著集成電路技術(shù)的不斷發(fā)展，集成電路技術(shù)節(jié)點(diǎn)逐漸減小到納米級，半導(dǎo)體器件的可靠性問題嚴(yán)重制約器件的壽命.影響CMOS器件的應(yīng)力主要包括：負(fù)柵壓溫度不穩(wěn)定性(Negative Bias Temperature Instability, NBTI)、熱載流子注入效應(yīng)(Hot Carrier Injection, HCI)和柵氧化層經(jīng)時(shí)擊穿(Time-Dependence Dielectric Breakdown, TDDB)等[1-5].CMOS器件中施加這些應(yīng)力時(shí)，在Si/SiO2界面和氧化層中產(chǎn)生界面態(tài)和氧化層陷阱，這些缺陷隨著應(yīng)力時(shí)間的增加會不斷地積累，引起器件的閾值電壓、遷移率、跨導(dǎo)等參數(shù)發(fā)生變化，導(dǎo)致漏極電流減小和器件退化.隨著CMOS器件尺寸不斷縮小，這種退化對器件性能的影響更加嚴(yán)重.因此，CMOS器件中應(yīng)力致界面態(tài)的定量描述問題顯得尤為重要.

過去幾十年中，人們進(jìn)行了不懈的努力，研究出很多方法來表征應(yīng)力產(chǎn)生的界面態(tài).在CMOS器件中，應(yīng)用最廣泛的是電荷泵(Charge pumping, CP)測量技術(shù)[6-8].然而，隨著器件尺寸的減小，氧化層厚度不斷縮小，CP技術(shù)變得越來越具有挑戰(zhàn)性.因?yàn)閭鹘y(tǒng)的CP方法在測量小尺寸器件電流過程中，柵極漏電流(IL)較大，甚至覆蓋了電荷泵電流(Icp)，導(dǎo)致數(shù)據(jù)采集和分析困難，傳統(tǒng)的CP方法已完全不可行.

近年來，一些新的測量技術(shù)不斷地被提出，包括CP技術(shù)的改進(jìn)方法.Steve S.Chung在傳統(tǒng)CP方法的基礎(chǔ)上給出了一個(gè)IFCP(Incremental Frequency Charge Pumping)方法[9]，該方法通過測量兩個(gè)不同頻率下的電荷泵電流之差，在較大的柵極漏電流中提取出真實(shí)的電荷泵電流，計(jì)算出缺陷密度；Ryan J.T.提出了一個(gè)FMCP(frequency-modulated Charge Pumping)方法[10]，克服了小尺寸器件中電荷泵測量的漏電流問題，在具有高漏電流的小器件中，有效地測量出界面態(tài)密度.這兩種方法都需要測量不同頻率的電荷泵電流，并將其相減去掉IL，從而提取出真實(shí)的電荷泵電流.

本文提出了一種改進(jìn)的CP測量方法，利用此方法通過測量固定頻率下CMOS器件初始狀態(tài)和施加應(yīng)力后的電荷泵電流之差，提取真實(shí)的電荷泵電流，計(jì)算出應(yīng)力產(chǎn)生的界面態(tài)密度.測量過程中，脈沖頻率固定不變，提高了測量結(jié)果的準(zhǔn)確度.

1 理論推導(dǎo)

電荷泵技術(shù)的基本實(shí)驗(yàn)裝置如圖1所示.為了CMOS器件能夠進(jìn)行傳統(tǒng)的CP實(shí)驗(yàn)，將源極、漏極和襯底同時(shí)接地，柵極接一個(gè)電壓脈沖發(fā)生器，施加波形如圖2所示的脈沖電壓.

圖1 電荷泵技術(shù)的基本實(shí)驗(yàn)裝置 圖2 固定脈沖幅度掃描的脈沖波形示意圖

當(dāng)柵極接正脈沖時(shí)，CMOS器件處在強(qiáng)反型，電子從源極和漏極不斷流向溝道，其中一部分會被界面態(tài)所俘獲；當(dāng)柵極脈沖變?yōu)樨?fù)脈沖時(shí)，器件變成積累狀態(tài)，溝道內(nèi)的電子流回源極和漏極，而已經(jīng)被界面態(tài)俘獲的電子沒有足夠的時(shí)間發(fā)射回導(dǎo)帶，此時(shí)襯底的空穴流向溝道，其中一部分與界面態(tài)俘獲的電子復(fù)合，界面態(tài)俘獲空穴.在柵電壓從負(fù)脈沖再次變?yōu)檎}沖時(shí)，溝道中的空穴流向襯底，而界面態(tài)俘獲的空穴來不及發(fā)射回價(jià)帶并與從源漏極流入的電子復(fù)合，界面態(tài)重新俘獲電子.從整個(gè)周期來看，襯底有凈的直流空穴電流被抽入界面態(tài)中.這個(gè)直流空穴電流被稱為電荷泵電流(Icp).Icp與界面態(tài)密度Nit成線性關(guān)系：

Icp=qAfNit

(1)

其中，q為電荷量，A為器件面積(柵長L×柵寬W)，f為CP實(shí)驗(yàn)的脈沖頻率，在實(shí)驗(yàn)過程中q、A和f為固定值，Nit可以根據(jù)式(1)和測量的Icp計(jì)算得到.

如圖1所示實(shí)驗(yàn)，在器件襯底接一個(gè)電流表，用來測量柵極到襯底的電流(Isub)，當(dāng)器件柵極加電壓脈沖進(jìn)行定幅掃描時(shí)，測量得到的Isub為電荷泵電流和柵極漏電流之和：

Isub=Icp+IL

(2)

在厚柵器件中，一般認(rèn)為Isub=Icp，隨著器件尺寸和氧化層厚度的縮小，IL越來越大，當(dāng)器件尺寸達(dá)到納米級時(shí)，IL甚至已經(jīng)覆蓋了Icp.為了表征Nit，需要從Isub中消除大漏電流的影響，提取出Icp值.

本文首先測量器件初始狀態(tài)下的Isub，然后對器件施加熱載流子注入應(yīng)力(HCI)，一定應(yīng)力時(shí)間后，器件Si/SiO2界面產(chǎn)生界面態(tài)缺陷.在相同脈沖頻率下再次測量器件的Isub值，將兩次Isub值相減，得到電荷泵電流的差值ΔIcp，這個(gè)差值是由界面態(tài)密度的變化引起的，因此：

ΔIcp=qAfΔNit

(3)

根據(jù)式(3)可以計(jì)算出HCI應(yīng)力產(chǎn)生的界面態(tài)密度變化量：

ΔNit=ΔIcp/qAf

(4)

2 實(shí)驗(yàn)器件

所用CMOS器件參數(shù): 溝道長度(L)為45 nm，溝道寬度(W)為10 μm，氧化層厚度(TOX)為2.6 nm，溝道摻雜(NA)為1×1020/cm3.

3 計(jì)算與討論

隨著器件尺寸和氧化層厚度的縮小，柵極漏電流越來越大.圖3示意性地說明了增大柵極漏電流對Icp測量的影響.對于圖3(a)中柵介質(zhì)較厚的器件，柵極漏電流遠(yuǎn)低于Icp，因此可以忽略不計(jì).圖3(b)中，柵介質(zhì)較薄的器件，柵極漏電流較大，甚至已經(jīng)覆蓋了Icp，則不能忽略.這種方案的主要障礙在于對Icp和IL組成的襯底電流Isub的測量精度, 一旦Icp變成襯底電流的一小部分，Icp就很難精確分辨.簡單地說，就是要從大的襯底電流中提取出Icp是十分困難的.

圖3 厚柵器件(a)與薄柵器件(b)中柵極漏電流IL與電荷泵電流Isp的對比關(guān)系

圖4表明了一個(gè)柵極厚度為2.6 nm高漏電流器件的襯底電流測量情況.給器件施加圖1所示的電荷泵實(shí)驗(yàn)，柵極加電壓脈沖進(jìn)行定幅掃描，保持脈沖的幅度(1 V)和頻率(1 MHz)恒定，上升和下降時(shí)間為10 ns，掃描脈沖如圖2所示.VB從-1 V增大到0 V，每變化10 mV測量一次Isub.測量得到的Isub隨VB的變化關(guān)系，通常稱為Elliot曲線[6]，如圖4所示.在傳統(tǒng)電荷泵實(shí)驗(yàn)中，一般認(rèn)為Isub=Icp，而圖4中的Isub沒有出現(xiàn)尖峰，說明相對于Isub，柵極漏電流很大，Isub不能直接視為Icp，為了得到界面態(tài)必須要提取出Icp.

圖4 器件初始狀態(tài)下襯底電流Isub隨基準(zhǔn)電壓VB的變化曲線

在CMOS器件上施加熱載流子注入應(yīng)力(HCI)，產(chǎn)生界面態(tài)缺陷.在器件上施加極端的HCI退化條件:VDS=1.1 V,VGS=1.1 V，應(yīng)力時(shí)間為1 000 s.對納米器件施加HCI應(yīng)力后，在靠近柵極的區(qū)域內(nèi)發(fā)生電子-電子散射，Si/SiO2界面產(chǎn)生界面態(tài)，改變了器件的閾值電壓、遷移率，跨導(dǎo)等參數(shù)，使得漏極電流減小，引起器件的退化.

圖5 HCI應(yīng)力后電荷泵電流隨基準(zhǔn)電壓VB的變化曲線

圖6 HCI應(yīng)力引起的電荷泵電流的變化量ΔIcp隨VB的變化曲線

4 結(jié)論

本文方法測量精度較高，能廣泛應(yīng)用于CMOS、SONOS、FLASH等多種MOS器件結(jié)構(gòu)，并且實(shí)驗(yàn)方法簡單、易操作.該方法主要針對納米CMOS器件應(yīng)力致缺陷表征方法，有利于促進(jìn)納米小尺寸CMOS器件可靠性研究.