基于55 nm CMOS 工藝的可變?cè)鲆娣糯笃?/h1>
2020-06-30 03:40:20安文星佟玲劉亞軒張娜
安文星，佟玲，劉亞軒，張娜
（1.天津大學(xué) 微電子學(xué)院，天津 300072；2.中國(guó)海洋大學(xué) 信息科學(xué)與工程學(xué)院，山東 青島 266100）
近年來，5G 通信對(duì)數(shù)據(jù)傳輸速率的高要求，使得無線通信系統(tǒng)的信道帶寬成為研究的重要指標(biāo)，而可變?cè)鲆娣糯笃鳎╒ariable Gain Amplifier，VGA）作為影響收發(fā)機(jī)芯片信道帶寬的重要模塊，其帶寬特性直接影響數(shù)據(jù)傳輸?shù)目炻?在接收機(jī)中，VGA 能對(duì)不同幅度的輸入信號(hào)產(chǎn)生不同的增益，從而增大接收機(jī)的動(dòng)態(tài)范圍[1-2]，為了滿足5G 通信的數(shù)據(jù)吞吐量，應(yīng)用于5G 中VGA 的3-dB 帶寬必須在吉赫茲以上[3].為了保證通信系統(tǒng)擁有穩(wěn)定的建立時(shí)間，VGA 必須具有增益線性變化特性.因此，具有增益線性變化特性的寬帶VGA 得到了廣泛研究.
VGA 主要分為開環(huán)與閉環(huán)兩種，由于難以實(shí)現(xiàn)高增益、寬帶寬的運(yùn)算放大器，閉環(huán)VGA 的帶寬往往受到極大限制，僅為幾十兆赫茲[4].現(xiàn)有的基于鍺硅雙極型互補(bǔ)金屬氧化物半導(dǎo)體（SiGe Bipolar Complementary Metal Oxide Semiconductor，SiGe BiCMOS）工藝和互補(bǔ)金屬氧化物半導(dǎo)體（Complementary Metal Oxide Semiconductor，CMOS）工藝的寬帶中頻或基帶VGA 多為開環(huán)結(jié)構(gòu)[5-10]，按控制方式又可分為數(shù)字控制與模擬控制兩種.在具有精確增益線性特性的寬帶VGA 中，數(shù)字控制的VGA 占主導(dǎo)地位[11-12]，但其增益變化為離散型，嚴(yán)重限制了其應(yīng)用領(lǐng)域；模擬控制的VGA 增益雖然能夠連續(xù)變化，但需要幾級(jí)低增益、寬帶寬的可變?cè)鲆鎲卧?jí)聯(lián)，這就會(huì)帶來功耗、成本增加、整體VGA 線性度下降等問題.例如文獻(xiàn)[7]中提出的采用65 nm CMOS 工藝實(shí)現(xiàn)的一種模擬電流控制的VGA，帶寬達(dá)到4 GHz，但其功耗超過25 mW，功耗過高，不利于系統(tǒng)集成，在應(yīng)用上具有一定局限性.在利于系統(tǒng)集成的CMOS工藝中，實(shí)現(xiàn)增益線性變化具有挑戰(zhàn)性，文獻(xiàn)[9]雖然在低功耗下實(shí)現(xiàn)了寬帶特性，但增益變化為非線性，不適用于需要穩(wěn)定建立時(shí)間的系統(tǒng)中.
本文采用55 nm CMOS 工藝實(shí)現(xiàn)了一種模擬電壓控制，增益具有線性的寬帶可變?cè)鲆娣糯笃?在不顯著增加功耗的基礎(chǔ)上，實(shí)現(xiàn)了對(duì)數(shù)增益隨控制電壓連續(xù)、線性、大范圍的變化，且3-dB 帶寬對(duì)應(yīng)的頻率達(dá)到1.89 GHz.
1 電路設(shè)計(jì)
1.1 可變?cè)鲆鎲卧脑O(shè)計(jì)
考慮到接收機(jī)一定的動(dòng)態(tài)范圍和帶寬需求，本設(shè)計(jì)采用一種改進(jìn)型的Cherry-Hooper 放大器，這種帶有反饋結(jié)構(gòu)的電路可以通過將輸出極點(diǎn)移向更高的頻率來擴(kuò)大增益帶寬，并且不會(huì)使增益顯著降低.
傳統(tǒng)的Cherry-Hooper 型放大器如圖1（a）所示，這種結(jié)構(gòu)有兩點(diǎn)不足之處：首先，為使所有晶體管在飽和區(qū)域工作，大偏置電壓會(huì)造成高功耗；其次，RD限制了放大器的最小增益，也就限制了放大器的可調(diào)諧范圍.因此，本文對(duì)傳統(tǒng)的Cherry-Hooper放大器進(jìn)行了改進(jìn)，使其在不增加功耗的情況下，具有更寬的增益調(diào)諧范圍，如圖1（b）所示.其中可用工作在三極管區(qū)的PMOS 管M5、M6來代替反饋電阻Rf，Cf為M5、M6的等效寄生電容.利用施加在M5、M6柵極上電壓VC的變化來實(shí)現(xiàn)可調(diào)電阻的功能[13].所有CMOS 晶體管都采用低閾值電壓模型來緩解功耗問題.外接控制電壓的PMOS 晶體管M7、M8分別與R3、R4并聯(lián)，以降低最小增益，從而增加整體增益調(diào)諧范圍.此外，NMOS 管M1、M2分別由偏置電阻R1、R2提供直流電流.最終優(yōu)化得到的各晶體管的參數(shù)如表1 所示.
圖1 可變?cè)鲆鎲卧脑O(shè)計(jì)Fig.1 Design of variable gain cell
1.1.1 寬帶的實(shí)現(xiàn)
為減小分析復(fù)雜度，圖2 給出了可變?cè)鲆娣糯笃靼脒呅⌒盘?hào)模型.其中Gm 級(jí)和TI 級(jí)的直流增益可分別由公式（1）和（2）進(jìn)行定義.
表1 可變?cè)鲆娣糯髥卧芯w管的柵寬和柵長(zhǎng)值Tab.1 Gate width and gate length values of transistors in the variable gain amplifier cell
圖2 可變?cè)鲆鎲卧脒呅⌒盘?hào)模型Fig.2 Half small-signal model of variable gain cell
改進(jìn)的Cherry-Hooper 放大器增益單元可視為跨導(dǎo)Gm 級(jí)和跨阻抗TI 級(jí)的級(jí)聯(lián)，則增益單元的直流增益Av0為：
式中：gm1和gm3分別為M1和M3的跨導(dǎo)；RA和RB為主節(jié)點(diǎn)A 和B 處的輸出電阻；反饋電阻Rf為M5、M6的等效電阻.該增益單元的傳輸函數(shù)Av（s）為：
式中：Cf為M5、M6的等效寄生電容.a 和b 的表達(dá)式分別為：
式中：CA為節(jié)點(diǎn)A 處的總寄生電容；CB為輸出節(jié)點(diǎn)B 處的總負(fù)載電容.通常忽略Cf的值，電路中晶體管M7可增大RA和RB的值，使RA>>Rf和RB>>Rf，則節(jié)點(diǎn)A 和節(jié)點(diǎn)B 處的極點(diǎn)為gm3/（CA+gm3RfCf）和gm3/（CB+gm3RfCf），進(jìn)一步化簡(jiǎn)得gm3/CA和gm3/CB.
可以發(fā)現(xiàn)除了寄生電容CA、CB，該可變?cè)鲆鎲卧膸捴挥蒰m3決定，與gm1無關(guān)，這種設(shè)計(jì)的優(yōu)點(diǎn)在于某個(gè)增益水平下，可以通過調(diào)節(jié)gm3來擴(kuò)展帶寬.由于差分電路的對(duì)稱性，另一半電路中節(jié)點(diǎn)C 和D同理可得與上述節(jié)點(diǎn)A 和B 相同的結(jié)論，即可通過調(diào)節(jié)與gm3相對(duì)應(yīng)的gm4來擴(kuò)展帶寬.
在直流偏置一定的條件下，改變晶體管M3、M4的柵寬和柵長(zhǎng)可以改變其跨導(dǎo)值.圖3 給出不同柵寬M3、M4的可變?cè)鲆娣糯笃黝l率特性.可以看出柵寬過大時(shí)寄生電容也不斷增大，跨導(dǎo)gm不再起主要作用，可變?cè)鲆鎲卧◣?nèi)增益出現(xiàn)紋波.因此根據(jù)實(shí)際需求選擇M3和M4的柵寬為24 μm.從整體來看，基于這種方式改進(jìn)的Cherry-Hooper 型放大器能夠?qū)崿F(xiàn)更寬的帶寬.
圖3 不同柵寬M3、M4 的可變?cè)鲆娣糯笃黝l率特性Fig.3 Frequency responses of the variable gain amplifier with different gate widths of M3，M4
1.1.2 增益線性的實(shí)現(xiàn)
為了實(shí)現(xiàn)恒定的環(huán)路穩(wěn)定時(shí)間和寬范圍增益調(diào)節(jié)，VGA 要求具有指數(shù)增益特性，從而可實(shí)現(xiàn)增益線性變化.使用具有本征指數(shù)特性的雙極型晶體管（Bipolar Junction Transistor，BJT）器件或異質(zhì)結(jié)雙極型晶體管（Heterojunction Bipolar Transistor，HBT）可較為輕松地實(shí)現(xiàn)可變?cè)鲆娣糯笃鞯闹笖?shù)增益特性.而在MOS 管中，由于漏源電流與柵源電壓的平方律關(guān)系，難以實(shí)現(xiàn)指數(shù)增益特性.考慮到功耗問題，本文利用可調(diào)諧MOS 管工作在線性區(qū)的特點(diǎn)實(shí)現(xiàn)增益線性變化.
Cherry-Hooper 型放大器單元的直流增益Av0可簡(jiǎn)化為Av0≈gm1Rf.因此，Rf與Av0具有線性關(guān)系，即可變電阻Rf具有指數(shù)特性時(shí)，便可實(shí)現(xiàn)增益線性變化.
如圖1（b）所示，在改進(jìn)型Cherry-Hooper 放大器電路中，Rf是由可調(diào)諧PMOS 管M5、M6實(shí)現(xiàn)的，當(dāng)PMOS 管工作在線性區(qū)時(shí)，可以得到表達(dá)式（7），其中VC和VS分別為柵極電壓和源極電壓.
根據(jù)泰勒展開公式，當(dāng)允許一定誤差存在時(shí)，ex≈1/（1-x），，通常在設(shè)計(jì)中VC的取值為0～電源電壓，VS在本設(shè)計(jì)中為1.1 V，為滿足條件1，VC取值要小于0.691 V，此時(shí)式（7）可寫成：
將式（8）換算成對(duì)數(shù)形式可得：
顯然，K1和K2是常數(shù)，Rf相對(duì)于柵極電壓VC成增益線性的關(guān)系，即增益Av0與柵極電壓VC成增益線性關(guān)系.
通過以上推導(dǎo)可以得出，只要調(diào)節(jié)作為可調(diào)電阻Rf的可調(diào)諧PMOS 管的參數(shù)和工作區(qū)，就能使電路的對(duì)數(shù)增益隨著控制電壓VC呈線性變化.
1.2 整體VGA 系統(tǒng)與其他關(guān)鍵模塊的設(shè)計(jì)
1.2.1 整體VGA 架構(gòu)
圖4 為本文提出的VGA 系統(tǒng)框圖.本文采用的VGA 系統(tǒng)為級(jí)聯(lián)結(jié)構(gòu)，能提供足夠的增益來放大接收到的較弱信號(hào).設(shè)每個(gè)可變?cè)鲆鎲卧?-dB 帶寬為BC，增益為AC，級(jí)聯(lián)系統(tǒng)的3-dB 帶寬為Btot，增益為Atot，則有關(guān)系式（10）和（11），其中n 代表級(jí)聯(lián)的個(gè)數(shù).為達(dá)到高速通信的目的，整體VGA 需滿足帶寬大于1 GHz 的設(shè)計(jì)目標(biāo)，因此在權(quán)衡n 與總噪聲系數(shù)之間的矛盾之后，選擇n=3.
圖4 所提出的VGA 系統(tǒng)框圖Fig.4 Overall block diagram of proposed VGA
整個(gè)VGA 的增益變化由控制電壓VC決定，三級(jí)VGA 單元由相同的改進(jìn)型Cherry-Hooper 放大器組成；由具有較低截止頻率的高通濾波器構(gòu)成的前饋電路有效消除了直流偏移.為了在實(shí)際環(huán)境中匹配50 Ω 的阻抗，在電路輸入和輸出端添加了緩沖器，能夠有效地進(jìn)行隔離并起到阻抗匹配的作用.
1.2.2 直流偏移消除電路
直流失調(diào)是設(shè)計(jì)高增益放大器時(shí)必須考慮的問題，即使一個(gè)很小的輸入直流失調(diào)電壓，經(jīng)過多級(jí)放大后可能使輸出飽和，導(dǎo)致VGA 輸出為恒定電平.實(shí)際中，一般采取電容耦合或直流失調(diào)消除電路來降低直流失調(diào)電壓.其中電容耦合是在前饋路徑中每級(jí)放大器之間使用大尺寸的電容和電阻，來避免損失信號(hào)通路中的低頻分量，這種方式往往見于低頻應(yīng)用.典型的直流失調(diào)消除電路是通過帶有RC低通濾波器的單個(gè)反饋放大器提取輸出直流失調(diào)電壓，將其部分反饋到輸入端，逐步在輸入端校正直流失調(diào)電壓[4，8-10]，加入反饋放大器后往往會(huì)引入額外功耗，不利于整體設(shè)計(jì).
圖5 為前饋直流失調(diào)消除電路，利用晶體管代替高通濾波器中的大電阻R0和大電容C0，在降低電路復(fù)雜度的同時(shí)減小了芯片面積，并使得該高通濾波器的截止頻率大大降低，從而降低了該可變?cè)鲆娣糯笃鞯南陆刂诡l率，可以有效提升數(shù)據(jù)傳輸速率，降低誤碼率.
圖5 前饋直流失調(diào)消除電路Fig.5 Feed-forward DC offset cancellation circuit
1.2.3 輸入緩沖器與輸出緩沖器
為方便在實(shí)際環(huán)境中進(jìn)行測(cè)試，VGA 系統(tǒng)在輸入輸出端分別使用緩沖器來獲得良好的匹配，便于驅(qū)動(dòng)低阻抗負(fù)載.輸入與輸出緩沖器的原理圖如圖6 所示.輸入緩沖器采用基本的共柵極放大結(jié)構(gòu)[9]，其輸入阻抗為R5/（1+gm9R5），gm9R5的值很小，可忽略不計(jì)；輸出緩沖器采用具有共模反饋電路的射極跟隨器的結(jié)構(gòu)[14]，其輸出阻抗為Zout=（1/gm15）‖（1/gm16）；M15、M16影響著VGA 的輸出匹配.緩沖器電路中關(guān)鍵器件的參數(shù)見表2.
圖6 緩沖器電路圖Fig.6 Buffer circuit
表2 緩沖器電路中晶體管的柵寬和柵長(zhǎng)值Tab.2 Gate width and gate length values of transistors in the buffer circuit
2 結(jié)果與分析
本文設(shè)計(jì)的VGA 版圖如圖7 所示，由于芯片設(shè)計(jì)時(shí)未使用任何電感，故芯片面積小，制作成本低.芯片面積為0.006 mm2（芯片核心區(qū)域尺寸，不包括焊盤），直流功耗為19.68 mW.使用仿真軟件基于Global Foundries 55 nm CMOS 工藝模型對(duì)該寬帶VGA 進(jìn)行版圖后仿真.圖8（a）給出了該VGA 的對(duì)數(shù)增益在不同頻率上的響應(yīng)結(jié)果.該放大器3-dB 帶寬為1.89 GHz（0.000 12～1.9 GHz），帶內(nèi)平坦度極佳.
圖7 可變?cè)鲆娣糯笃鞯陌鎴DFig.7 Layout of the variable gain amplifier
該VGA 的對(duì)數(shù)增益隨控制電壓變化結(jié)果如圖8（b）所示，當(dāng)控制電壓VC為0～0.6 V 時(shí)，電路的對(duì)數(shù)增益與控制電壓VC呈現(xiàn)相當(dāng)好的線性關(guān)系，擬合度較高，增益線性變化的動(dòng)態(tài)范圍為-33.4～46.9 dB，增益實(shí)現(xiàn)了最大范圍的線性變化.
圖8 可變?cè)鲆娣糯笃鞯男阅蹻ig.8 Performance of the variable gain amplifier
表3 為本文中VGA 的指標(biāo)與已發(fā)表的同類采用CMOS 工藝的可變?cè)鲆娣糯笃鞯男阅鼙容^.本文所提出的結(jié)構(gòu)實(shí)現(xiàn)1.89 GHz（0.000 12～1.9 GHz）的3-dB 帶寬，并具有高達(dá)80.3 dB（-33.4～46.9 dB）的增益線性變化的增益.通常廣泛使用的綜合評(píng)價(jià)VGA性能的FoM 公式如（12）所示，可突出設(shè)計(jì)在帶寬BW、動(dòng)態(tài)范圍Gain Range、功耗Power、面積Core Area 等方面的優(yōu)越性.文獻(xiàn)[9]的FoM 雖高于本文中的VGA，其增益卻不具備dB 線性的特征，相較而言本設(shè)計(jì)可直接應(yīng)用于自動(dòng)增益控制系統(tǒng)中，在實(shí)際應(yīng)用中更具有優(yōu)勢(shì).
表3 可變?cè)鲆娣糯笃餍阅芸偨Y(jié)與對(duì)比Tab.3 Summary and comparison of the variable gain amplifier performance
3 結(jié)論
本文設(shè)計(jì)了一種CMOS 寬帶可變?cè)鲆娣糯笃鳎摲糯笃鞑捎萌?jí)級(jí)聯(lián)結(jié)構(gòu)，增益單元基于改進(jìn)的Cherry-Hooper 放大器，可增大帶寬，通過在放大管輸出的漏極添加可調(diào)諧的PMOS 晶體管代替反饋電阻，同時(shí)保證了更大的增益調(diào)諧范圍.此外，利用該可調(diào)諧晶體管工作在亞閾值區(qū)的特征，在整個(gè)動(dòng)態(tài)變化范圍內(nèi)實(shí)現(xiàn)出色的dB 線性.最后，利用直流失調(diào)消除技術(shù)優(yōu)化了電路性能.VGA 的增益范圍為-33.4～46.9 dB，具有精確的dB 線性特性，3-dB 帶寬為1.89 GHz（0.000 12～1.9 GHz），滿足了5G 通信系統(tǒng)的要求，同時(shí)VGA 電路僅占用0.006 mm2面積，1.2 V 電源僅消耗16.4 mA 電流，在VGA 廣泛適用的FoM 值為1 292，高于目前同類設(shè)計(jì)，實(shí)現(xiàn)了芯片小尺寸和低功耗，適用于5G 寬帶通信系統(tǒng)中.
猜你喜歡
更正輕兵器(2022年3期)2022-03-21 08:37:28 2.6萬億個(gè)晶體管大自然探索(2021年7期)2021-09-26 01:28:42 重載貨車用緩沖器選型的研究及分析鐵道車輛(2021年4期)2021-08-30 02:07:14 揭開GPU功耗的面紗個(gè)人電腦(2016年12期)2017-02-13 15:24:40 數(shù)字電路功耗的分析及優(yōu)化電子制作(2016年19期)2016-08-24 07:49:54 一種新型的耐高溫碳化硅超結(jié)晶體管電子器件(2015年5期)2015-12-29 08:42:07 “功耗”說了算 MCU Cortex-M系列占優(yōu)電子世界(2015年22期)2015-12-29 02:49:44 IGBT模型優(yōu)化及其在Buck變換器中的功耗分析電源技術(shù)(2015年11期)2015-08-22 08:51:02 碳納米管晶體管邁出商用關(guān)鍵一步發(fā)明與創(chuàng)新·大科技(2015年2期)2015-05-30 10:48:04 面向TIA和緩沖器應(yīng)用的毫微微安偏置電流運(yùn)放可實(shí)現(xiàn)500MHz增益帶寬電子設(shè)計(jì)工程(2014年19期)2014-02-27 12:00:54
安文星，佟玲，劉亞軒，張娜
（1.天津大學(xué) 微電子學(xué)院，天津 300072；2.中國(guó)海洋大學(xué) 信息科學(xué)與工程學(xué)院，山東 青島 266100）
近年來，5G 通信對(duì)數(shù)據(jù)傳輸速率的高要求，使得無線通信系統(tǒng)的信道帶寬成為研究的重要指標(biāo)，而可變?cè)鲆娣糯笃鳎╒ariable Gain Amplifier，VGA）作為影響收發(fā)機(jī)芯片信道帶寬的重要模塊，其帶寬特性直接影響數(shù)據(jù)傳輸?shù)目炻?在接收機(jī)中，VGA 能對(duì)不同幅度的輸入信號(hào)產(chǎn)生不同的增益，從而增大接收機(jī)的動(dòng)態(tài)范圍[1-2]，為了滿足5G 通信的數(shù)據(jù)吞吐量，應(yīng)用于5G 中VGA 的3-dB 帶寬必須在吉赫茲以上[3].為了保證通信系統(tǒng)擁有穩(wěn)定的建立時(shí)間，VGA 必須具有增益線性變化特性.因此，具有增益線性變化特性的寬帶VGA 得到了廣泛研究.
VGA 主要分為開環(huán)與閉環(huán)兩種，由于難以實(shí)現(xiàn)高增益、寬帶寬的運(yùn)算放大器，閉環(huán)VGA 的帶寬往往受到極大限制，僅為幾十兆赫茲[4].現(xiàn)有的基于鍺硅雙極型互補(bǔ)金屬氧化物半導(dǎo)體（SiGe Bipolar Complementary Metal Oxide Semiconductor，SiGe BiCMOS）工藝和互補(bǔ)金屬氧化物半導(dǎo)體（Complementary Metal Oxide Semiconductor，CMOS）工藝的寬帶中頻或基帶VGA 多為開環(huán)結(jié)構(gòu)[5-10]，按控制方式又可分為數(shù)字控制與模擬控制兩種.在具有精確增益線性特性的寬帶VGA 中，數(shù)字控制的VGA 占主導(dǎo)地位[11-12]，但其增益變化為離散型，嚴(yán)重限制了其應(yīng)用領(lǐng)域；模擬控制的VGA 增益雖然能夠連續(xù)變化，但需要幾級(jí)低增益、寬帶寬的可變?cè)鲆鎲卧?jí)聯(lián)，這就會(huì)帶來功耗、成本增加、整體VGA 線性度下降等問題.例如文獻(xiàn)[7]中提出的采用65 nm CMOS 工藝實(shí)現(xiàn)的一種模擬電流控制的VGA，帶寬達(dá)到4 GHz，但其功耗超過25 mW，功耗過高，不利于系統(tǒng)集成，在應(yīng)用上具有一定局限性.在利于系統(tǒng)集成的CMOS工藝中，實(shí)現(xiàn)增益線性變化具有挑戰(zhàn)性，文獻(xiàn)[9]雖然在低功耗下實(shí)現(xiàn)了寬帶特性，但增益變化為非線性，不適用于需要穩(wěn)定建立時(shí)間的系統(tǒng)中.
本文采用55 nm CMOS 工藝實(shí)現(xiàn)了一種模擬電壓控制，增益具有線性的寬帶可變?cè)鲆娣糯笃?在不顯著增加功耗的基礎(chǔ)上，實(shí)現(xiàn)了對(duì)數(shù)增益隨控制電壓連續(xù)、線性、大范圍的變化，且3-dB 帶寬對(duì)應(yīng)的頻率達(dá)到1.89 GHz.
1 電路設(shè)計(jì)
1.1 可變?cè)鲆鎲卧脑O(shè)計(jì)
考慮到接收機(jī)一定的動(dòng)態(tài)范圍和帶寬需求，本設(shè)計(jì)采用一種改進(jìn)型的Cherry-Hooper 放大器，這種帶有反饋結(jié)構(gòu)的電路可以通過將輸出極點(diǎn)移向更高的頻率來擴(kuò)大增益帶寬，并且不會(huì)使增益顯著降低.
傳統(tǒng)的Cherry-Hooper 型放大器如圖1（a）所示，這種結(jié)構(gòu)有兩點(diǎn)不足之處：首先，為使所有晶體管在飽和區(qū)域工作，大偏置電壓會(huì)造成高功耗；其次，RD限制了放大器的最小增益，也就限制了放大器的可調(diào)諧范圍.因此，本文對(duì)傳統(tǒng)的Cherry-Hooper放大器進(jìn)行了改進(jìn)，使其在不增加功耗的情況下，具有更寬的增益調(diào)諧范圍，如圖1（b）所示.其中可用工作在三極管區(qū)的PMOS 管M5、M6來代替反饋電阻Rf，Cf為M5、M6的等效寄生電容.利用施加在M5、M6柵極上電壓VC的變化來實(shí)現(xiàn)可調(diào)電阻的功能[13].所有CMOS 晶體管都采用低閾值電壓模型來緩解功耗問題.外接控制電壓的PMOS 晶體管M7、M8分別與R3、R4并聯(lián)，以降低最小增益，從而增加整體增益調(diào)諧范圍.此外，NMOS 管M1、M2分別由偏置電阻R1、R2提供直流電流.最終優(yōu)化得到的各晶體管的參數(shù)如表1 所示.
圖1 可變?cè)鲆鎲卧脑O(shè)計(jì)Fig.1 Design of variable gain cell
1.1.1 寬帶的實(shí)現(xiàn)
為減小分析復(fù)雜度，圖2 給出了可變?cè)鲆娣糯笃靼脒呅⌒盘?hào)模型.其中Gm 級(jí)和TI 級(jí)的直流增益可分別由公式（1）和（2）進(jìn)行定義.
表1 可變?cè)鲆娣糯髥卧芯w管的柵寬和柵長(zhǎng)值Tab.1 Gate width and gate length values of transistors in the variable gain amplifier cell
圖2 可變?cè)鲆鎲卧脒呅⌒盘?hào)模型Fig.2 Half small-signal model of variable gain cell
改進(jìn)的Cherry-Hooper 放大器增益單元可視為跨導(dǎo)Gm 級(jí)和跨阻抗TI 級(jí)的級(jí)聯(lián)，則增益單元的直流增益Av0為：
式中：gm1和gm3分別為M1和M3的跨導(dǎo)；RA和RB為主節(jié)點(diǎn)A 和B 處的輸出電阻；反饋電阻Rf為M5、M6的等效電阻.該增益單元的傳輸函數(shù)Av（s）為：
式中：Cf為M5、M6的等效寄生電容.a 和b 的表達(dá)式分別為：
式中：CA為節(jié)點(diǎn)A 處的總寄生電容；CB為輸出節(jié)點(diǎn)B 處的總負(fù)載電容.通常忽略Cf的值，電路中晶體管M7可增大RA和RB的值，使RA>>Rf和RB>>Rf，則節(jié)點(diǎn)A 和節(jié)點(diǎn)B 處的極點(diǎn)為gm3/（CA+gm3RfCf）和gm3/（CB+gm3RfCf），進(jìn)一步化簡(jiǎn)得gm3/CA和gm3/CB.
可以發(fā)現(xiàn)除了寄生電容CA、CB，該可變?cè)鲆鎲卧膸捴挥蒰m3決定，與gm1無關(guān)，這種設(shè)計(jì)的優(yōu)點(diǎn)在于某個(gè)增益水平下，可以通過調(diào)節(jié)gm3來擴(kuò)展帶寬.由于差分電路的對(duì)稱性，另一半電路中節(jié)點(diǎn)C 和D同理可得與上述節(jié)點(diǎn)A 和B 相同的結(jié)論，即可通過調(diào)節(jié)與gm3相對(duì)應(yīng)的gm4來擴(kuò)展帶寬.
在直流偏置一定的條件下，改變晶體管M3、M4的柵寬和柵長(zhǎng)可以改變其跨導(dǎo)值.圖3 給出不同柵寬M3、M4的可變?cè)鲆娣糯笃黝l率特性.可以看出柵寬過大時(shí)寄生電容也不斷增大，跨導(dǎo)gm不再起主要作用，可變?cè)鲆鎲卧◣?nèi)增益出現(xiàn)紋波.因此根據(jù)實(shí)際需求選擇M3和M4的柵寬為24 μm.從整體來看，基于這種方式改進(jìn)的Cherry-Hooper 型放大器能夠?qū)崿F(xiàn)更寬的帶寬.
圖3 不同柵寬M3、M4 的可變?cè)鲆娣糯笃黝l率特性Fig.3 Frequency responses of the variable gain amplifier with different gate widths of M3，M4
1.1.2 增益線性的實(shí)現(xiàn)
為了實(shí)現(xiàn)恒定的環(huán)路穩(wěn)定時(shí)間和寬范圍增益調(diào)節(jié)，VGA 要求具有指數(shù)增益特性，從而可實(shí)現(xiàn)增益線性變化.使用具有本征指數(shù)特性的雙極型晶體管（Bipolar Junction Transistor，BJT）器件或異質(zhì)結(jié)雙極型晶體管（Heterojunction Bipolar Transistor，HBT）可較為輕松地實(shí)現(xiàn)可變?cè)鲆娣糯笃鞯闹笖?shù)增益特性.而在MOS 管中，由于漏源電流與柵源電壓的平方律關(guān)系，難以實(shí)現(xiàn)指數(shù)增益特性.考慮到功耗問題，本文利用可調(diào)諧MOS 管工作在線性區(qū)的特點(diǎn)實(shí)現(xiàn)增益線性變化.
Cherry-Hooper 型放大器單元的直流增益Av0可簡(jiǎn)化為Av0≈gm1Rf.因此，Rf與Av0具有線性關(guān)系，即可變電阻Rf具有指數(shù)特性時(shí)，便可實(shí)現(xiàn)增益線性變化.
如圖1（b）所示，在改進(jìn)型Cherry-Hooper 放大器電路中，Rf是由可調(diào)諧PMOS 管M5、M6實(shí)現(xiàn)的，當(dāng)PMOS 管工作在線性區(qū)時(shí)，可以得到表達(dá)式（7），其中VC和VS分別為柵極電壓和源極電壓.
根據(jù)泰勒展開公式，當(dāng)允許一定誤差存在時(shí)，ex≈1/（1-x），，通常在設(shè)計(jì)中VC的取值為0～電源電壓，VS在本設(shè)計(jì)中為1.1 V，為滿足條件1，VC取值要小于0.691 V，此時(shí)式（7）可寫成：
將式（8）換算成對(duì)數(shù)形式可得：
顯然，K1和K2是常數(shù)，Rf相對(duì)于柵極電壓VC成增益線性的關(guān)系，即增益Av0與柵極電壓VC成增益線性關(guān)系.
通過以上推導(dǎo)可以得出，只要調(diào)節(jié)作為可調(diào)電阻Rf的可調(diào)諧PMOS 管的參數(shù)和工作區(qū)，就能使電路的對(duì)數(shù)增益隨著控制電壓VC呈線性變化.
1.2 整體VGA 系統(tǒng)與其他關(guān)鍵模塊的設(shè)計(jì)
1.2.1 整體VGA 架構(gòu)
圖4 為本文提出的VGA 系統(tǒng)框圖.本文采用的VGA 系統(tǒng)為級(jí)聯(lián)結(jié)構(gòu)，能提供足夠的增益來放大接收到的較弱信號(hào).設(shè)每個(gè)可變?cè)鲆鎲卧?-dB 帶寬為BC，增益為AC，級(jí)聯(lián)系統(tǒng)的3-dB 帶寬為Btot，增益為Atot，則有關(guān)系式（10）和（11），其中n 代表級(jí)聯(lián)的個(gè)數(shù).為達(dá)到高速通信的目的，整體VGA 需滿足帶寬大于1 GHz 的設(shè)計(jì)目標(biāo)，因此在權(quán)衡n 與總噪聲系數(shù)之間的矛盾之后，選擇n=3.
圖4 所提出的VGA 系統(tǒng)框圖Fig.4 Overall block diagram of proposed VGA
整個(gè)VGA 的增益變化由控制電壓VC決定，三級(jí)VGA 單元由相同的改進(jìn)型Cherry-Hooper 放大器組成；由具有較低截止頻率的高通濾波器構(gòu)成的前饋電路有效消除了直流偏移.為了在實(shí)際環(huán)境中匹配50 Ω 的阻抗，在電路輸入和輸出端添加了緩沖器，能夠有效地進(jìn)行隔離并起到阻抗匹配的作用.
1.2.2 直流偏移消除電路
直流失調(diào)是設(shè)計(jì)高增益放大器時(shí)必須考慮的問題，即使一個(gè)很小的輸入直流失調(diào)電壓，經(jīng)過多級(jí)放大后可能使輸出飽和，導(dǎo)致VGA 輸出為恒定電平.實(shí)際中，一般采取電容耦合或直流失調(diào)消除電路來降低直流失調(diào)電壓.其中電容耦合是在前饋路徑中每級(jí)放大器之間使用大尺寸的電容和電阻，來避免損失信號(hào)通路中的低頻分量，這種方式往往見于低頻應(yīng)用.典型的直流失調(diào)消除電路是通過帶有RC低通濾波器的單個(gè)反饋放大器提取輸出直流失調(diào)電壓，將其部分反饋到輸入端，逐步在輸入端校正直流失調(diào)電壓[4，8-10]，加入反饋放大器后往往會(huì)引入額外功耗，不利于整體設(shè)計(jì).
圖5 為前饋直流失調(diào)消除電路，利用晶體管代替高通濾波器中的大電阻R0和大電容C0，在降低電路復(fù)雜度的同時(shí)減小了芯片面積，并使得該高通濾波器的截止頻率大大降低，從而降低了該可變?cè)鲆娣糯笃鞯南陆刂诡l率，可以有效提升數(shù)據(jù)傳輸速率，降低誤碼率.
圖5 前饋直流失調(diào)消除電路Fig.5 Feed-forward DC offset cancellation circuit
1.2.3 輸入緩沖器與輸出緩沖器
為方便在實(shí)際環(huán)境中進(jìn)行測(cè)試，VGA 系統(tǒng)在輸入輸出端分別使用緩沖器來獲得良好的匹配，便于驅(qū)動(dòng)低阻抗負(fù)載.輸入與輸出緩沖器的原理圖如圖6 所示.輸入緩沖器采用基本的共柵極放大結(jié)構(gòu)[9]，其輸入阻抗為R5/（1+gm9R5），gm9R5的值很小，可忽略不計(jì)；輸出緩沖器采用具有共模反饋電路的射極跟隨器的結(jié)構(gòu)[14]，其輸出阻抗為Zout=（1/gm15）‖（1/gm16）；M15、M16影響著VGA 的輸出匹配.緩沖器電路中關(guān)鍵器件的參數(shù)見表2.
圖6 緩沖器電路圖Fig.6 Buffer circuit
表2 緩沖器電路中晶體管的柵寬和柵長(zhǎng)值Tab.2 Gate width and gate length values of transistors in the buffer circuit
2 結(jié)果與分析
本文設(shè)計(jì)的VGA 版圖如圖7 所示，由于芯片設(shè)計(jì)時(shí)未使用任何電感，故芯片面積小，制作成本低.芯片面積為0.006 mm2（芯片核心區(qū)域尺寸，不包括焊盤），直流功耗為19.68 mW.使用仿真軟件基于Global Foundries 55 nm CMOS 工藝模型對(duì)該寬帶VGA 進(jìn)行版圖后仿真.圖8（a）給出了該VGA 的對(duì)數(shù)增益在不同頻率上的響應(yīng)結(jié)果.該放大器3-dB 帶寬為1.89 GHz（0.000 12～1.9 GHz），帶內(nèi)平坦度極佳.
圖7 可變?cè)鲆娣糯笃鞯陌鎴DFig.7 Layout of the variable gain amplifier
該VGA 的對(duì)數(shù)增益隨控制電壓變化結(jié)果如圖8（b）所示，當(dāng)控制電壓VC為0～0.6 V 時(shí)，電路的對(duì)數(shù)增益與控制電壓VC呈現(xiàn)相當(dāng)好的線性關(guān)系，擬合度較高，增益線性變化的動(dòng)態(tài)范圍為-33.4～46.9 dB，增益實(shí)現(xiàn)了最大范圍的線性變化.
圖8 可變?cè)鲆娣糯笃鞯男阅蹻ig.8 Performance of the variable gain amplifier
表3 為本文中VGA 的指標(biāo)與已發(fā)表的同類采用CMOS 工藝的可變?cè)鲆娣糯笃鞯男阅鼙容^.本文所提出的結(jié)構(gòu)實(shí)現(xiàn)1.89 GHz（0.000 12～1.9 GHz）的3-dB 帶寬，并具有高達(dá)80.3 dB（-33.4～46.9 dB）的增益線性變化的增益.通常廣泛使用的綜合評(píng)價(jià)VGA性能的FoM 公式如（12）所示，可突出設(shè)計(jì)在帶寬BW、動(dòng)態(tài)范圍Gain Range、功耗Power、面積Core Area 等方面的優(yōu)越性.文獻(xiàn)[9]的FoM 雖高于本文中的VGA，其增益卻不具備dB 線性的特征，相較而言本設(shè)計(jì)可直接應(yīng)用于自動(dòng)增益控制系統(tǒng)中，在實(shí)際應(yīng)用中更具有優(yōu)勢(shì).
表3 可變?cè)鲆娣糯笃餍阅芸偨Y(jié)與對(duì)比Tab.3 Summary and comparison of the variable gain amplifier performance
3 結(jié)論
本文設(shè)計(jì)了一種CMOS 寬帶可變?cè)鲆娣糯笃鳎摲糯笃鞑捎萌?jí)級(jí)聯(lián)結(jié)構(gòu)，增益單元基于改進(jìn)的Cherry-Hooper 放大器，可增大帶寬，通過在放大管輸出的漏極添加可調(diào)諧的PMOS 晶體管代替反饋電阻，同時(shí)保證了更大的增益調(diào)諧范圍.此外，利用該可調(diào)諧晶體管工作在亞閾值區(qū)的特征，在整個(gè)動(dòng)態(tài)變化范圍內(nèi)實(shí)現(xiàn)出色的dB 線性.最后，利用直流失調(diào)消除技術(shù)優(yōu)化了電路性能.VGA 的增益范圍為-33.4～46.9 dB，具有精確的dB 線性特性，3-dB 帶寬為1.89 GHz（0.000 12～1.9 GHz），滿足了5G 通信系統(tǒng)的要求，同時(shí)VGA 電路僅占用0.006 mm2面積，1.2 V 電源僅消耗16.4 mA 電流，在VGA 廣泛適用的FoM 值為1 292，高于目前同類設(shè)計(jì)，實(shí)現(xiàn)了芯片小尺寸和低功耗，適用于5G 寬帶通信系統(tǒng)中.
猜你喜歡
輕兵器(2022年3期)2022-03-21 08:37:28
大自然探索(2021年7期)2021-09-26 01:28:42
鐵道車輛(2021年4期)2021-08-30 02:07:14
個(gè)人電腦(2016年12期)2017-02-13 15:24:40
電子制作(2016年19期)2016-08-24 07:49:54
電子器件(2015年5期)2015-12-29 08:42:07
電子世界(2015年22期)2015-12-29 02:49:44
電源技術(shù)(2015年11期)2015-08-22 08:51:02
發(fā)明與創(chuàng)新·大科技(2015年2期)2015-05-30 10:48:04
電子設(shè)計(jì)工程(2014年19期)2014-02-27 12:00:54
