徐源浩1，呂建新23

(1.武漢郵電科學(xué)研究院，武漢 430074； 2.光纖通信技術(shù)和網(wǎng)絡(luò)國家重點(diǎn)實(shí)驗(yàn)室，武漢 430074；3.烽火通信科技股份有限公司，武漢 430205)

0 引 言

目前，100 Gbit/s的光網(wǎng)絡(luò)技術(shù)已經(jīng)發(fā)展得十分成熟，相應(yīng)的100 Gbit/s設(shè)備已在全球范圍內(nèi)大規(guī)模商用，然而伴隨著云計(jì)算、虛擬現(xiàn)實(shí)(Virtual Reality,VR)和超高清視頻等業(yè)務(wù)的不斷發(fā)展，對光傳輸網(wǎng)提出了超100 Gbit/s的業(yè)務(wù)傳輸需求。靈活光網(wǎng)絡(luò)(Flexible Optical Network, FlexO)作為一種信號互聯(lián)的接囗技術(shù)，提出了超100 Gbit/s業(yè)務(wù)的實(shí)施傳輸方案，通過綁定多個(gè)標(biāo)準(zhǔn)速率接口來實(shí)現(xiàn)超100 Gbit/s業(yè)務(wù)的傳輸，然而在其方案的多個(gè)階段，仍存在較多的技術(shù)問題。從線路側(cè)超100 Gbit/s的業(yè)務(wù)數(shù)據(jù)恢復(fù)出100 Gbit/s業(yè)務(wù)數(shù)據(jù)的過程中，需要建立相應(yīng)的時(shí)鐘數(shù)據(jù)恢復(fù)(Clock and Data Recovery,CDR)模塊從業(yè)務(wù)碼流中恢復(fù)客戶時(shí)鐘，并通過相應(yīng)的接口將恢復(fù)出來的100 Gbit/s的業(yè)務(wù)數(shù)據(jù)送入客戶側(cè)光模塊。FlexO復(fù)雜的級聯(lián)結(jié)構(gòu)以及每一級不同速率的映射與解映射行為，都會(huì)不可控地導(dǎo)致客戶側(cè)實(shí)際數(shù)據(jù)吞吐速率發(fā)生偏移。這就需要CDR模塊首先能夠感知客戶側(cè)的頻偏信息，并在對應(yīng)客戶側(cè)頻偏狀況下迅速完成客戶時(shí)鐘的恢復(fù)與數(shù)據(jù)的重定時(shí)功能，從而確保高速光傳輸網(wǎng)能夠長期穩(wěn)定地工作。本文通過建立CDR算法輸出頻偏量，調(diào)控鎖相環(huán)頻率合成器生成所需時(shí)鐘的方式，設(shè)計(jì)實(shí)現(xiàn)了一種新型的全數(shù)字CDR電路，在100 Gbit/s業(yè)務(wù)的一定頻偏范圍內(nèi)，均可以迅速恢復(fù)客戶時(shí)鐘，確保100 Gbit/s業(yè)務(wù)長期有效地傳輸。

1 FlexO中的CDR需求

在光傳輸網(wǎng)(Optical Transport Network，OTN)中，光轉(zhuǎn)換單元(Optical Transform Unit,OTU)擁有多級速率數(shù)據(jù)傳輸?shù)膸Y(jié)構(gòu)，其中OTU4和OTUCn分別為100 Gbit/s和超100(n×100) Gbit/s的光通路幀結(jié)構(gòu)。FlexO技術(shù)主要通過復(fù)用多路100 Gbit/s光模塊來實(shí)現(xiàn)超100 Gbit/s的OTUCn業(yè)務(wù)傳輸。在發(fā)送端，F(xiàn)lexO首先將OTUCn業(yè)務(wù)信號拆分為n個(gè)OTU4信號，然后將OTU4信號映射為100 Gbit/s的FlexO 幀結(jié)構(gòu)信號，再將其綁定到n個(gè)100 Gbit/s光模塊進(jìn)行傳輸。當(dāng)接收端從光模塊接收到信號后，解除FlexO映射，再將拆分的n個(gè)OTU4信號還原為一個(gè)OTUCn信號。基于FlexO技術(shù)實(shí)現(xiàn)400 Gbit/s業(yè)務(wù)傳輸?shù)脑砣鐖D1所示，圖中，CFP4為100 Gbit/s光模塊。

圖1 基于FlexO技術(shù)實(shí)現(xiàn)400 Gbit/s業(yè)務(wù)傳輸

400 Gbit/s的OTUCn業(yè)務(wù)數(shù)據(jù)拆分為多路100 Gbit/s的業(yè)務(wù)數(shù)據(jù)傳輸?shù)倪^程，是在時(shí)鐘clk下完成的，同時(shí)生成開銷判斷信號，該信號可以指示時(shí)鐘clk驅(qū)動(dòng)下傳輸?shù)拿恳慌臄?shù)據(jù)，是OTU4業(yè)務(wù)數(shù)據(jù)或是開銷數(shù)據(jù)。此時(shí)需要建立CDR復(fù)模塊，濾除開銷數(shù)據(jù)，恢復(fù)每一路的客戶時(shí)鐘clk1和clk2等，然后將重定時(shí)的OTU4業(yè)務(wù)數(shù)據(jù)通過相應(yīng)接口送入光模塊，就可以實(shí)現(xiàn)400 Gbit/s的業(yè)務(wù)數(shù)據(jù)持續(xù)穩(wěn)定向下一級傳輸。

本文即是在這樣的應(yīng)用場景下進(jìn)行相應(yīng)的CDR模塊設(shè)計(jì)。其總體思路是利用異步先入先出(First Input First Output,FIFO)存儲器實(shí)現(xiàn)OTUC4和OTU4兩側(cè)的數(shù)據(jù)速率區(qū)分。將clk作為FIFO的寫時(shí)鐘，利用開銷判斷信號，只把有效的OTU4數(shù)據(jù)寫入FIFO存儲器中。在讀取端，建立CDR算法，該算法可以通過FIFO水位的提示，自動(dòng)調(diào)控鎖相環(huán)頻率合成器生成FIFO的讀時(shí)鐘。鎖相環(huán)頻率合成器的實(shí)現(xiàn)原理為

式中：fosc為晶振輸入頻率合成器的已知時(shí)鐘；Δf為待輸出的讀時(shí)鐘fo相對于fosc的頻偏量。建立的CDR算法本質(zhì)上是一個(gè)采樣反饋控制算法，其采樣周期為Ts，在t=0時(shí)刻算法啟動(dòng)，每隔Ts時(shí)間采樣一次FIFO的水位值，將該水位值與固定水位值的偏差作為算法的輸入值。假設(shè)第k個(gè)采樣時(shí)刻采集到算法的輸入偏差為e(kTs)=e(k)，按照其控制律算法可以輸出鎖相環(huán)頻率合成器的頻偏量Δf(k)，促使鎖相環(huán)頻率合成器按照式(1)生成讀時(shí)鐘fo(k)。CDR算法的控制流程如圖2所示。

圖2 CDR算法的控制流程

在經(jīng)過多個(gè)采樣周期后，通過CDR算法的調(diào)整，可以使e(k)趨近于0。此時(shí)，F(xiàn)IFO的水位也保持為固定水位值不再發(fā)生變化，F(xiàn)IFO兩端的數(shù)據(jù)吞吐率相等，在兩端傳輸位寬相等的情況下，由鎖相環(huán)頻率合成器生成的讀時(shí)鐘即為待恢復(fù)的客戶時(shí)鐘。由圖2可知，本文的CDR電路模塊主要由CDR算法模塊、鎖相環(huán)頻率合成器和異步FIFO模塊3部分構(gòu)成，它與以往的時(shí)鐘恢復(fù)電路執(zhí)行的功能相同，但結(jié)構(gòu)形式上有較大差異，其優(yōu)點(diǎn)是可以引入各類優(yōu)秀的控制類算法，在優(yōu)化CDR性能的同時(shí)，可通過改善CDR算法實(shí)現(xiàn)，而不用對電路結(jié)構(gòu)形式作較大改動(dòng)。

2 異步FIFO數(shù)據(jù)傳輸系統(tǒng)模型

根據(jù)前述的總體思路，在進(jìn)行CDR算法設(shè)計(jì)之前，需要首先建立異步FIFO的數(shù)據(jù)傳輸系統(tǒng)模型。假設(shè)，異步FIFO兩側(cè)的傳輸位寬相等均為W，t=0時(shí)刻系統(tǒng)啟動(dòng)，那么對于寫入端，其時(shí)鐘為fi，客戶側(cè)的數(shù)據(jù)吞吐率為Bi，那么對應(yīng)的客戶側(cè)時(shí)鐘為

式中：INT函數(shù)為取整函數(shù)；sgn函數(shù)為符號函數(shù)。本文選取的寫時(shí)鐘為349.65 MHz，位寬為320 bit，在不同數(shù)據(jù)吞吐率下，利用Matlab軟件確立開銷數(shù)據(jù)的位置，如表1所示。由表可知，該模型方法可在客戶側(cè)特定數(shù)據(jù)吞吐率情況下，使開銷數(shù)據(jù)分布的盡可能均勻。

表1 不同數(shù)據(jù)吞吐率下開銷數(shù)據(jù)的位置分布

對于讀取端，在第n拍時(shí)間內(nèi)，讀取端的時(shí)鐘為fo(n)，可以得到輸出序列的模型為

若第n拍FIFO的水位為F(n)，則可得到異步FIFO的數(shù)據(jù)傳輸系統(tǒng)模型為

CDR算法的設(shè)計(jì)即是通過調(diào)整fo(n)使FIFO的水位穩(wěn)定，此時(shí)fo(n)將趨近于客戶側(cè)時(shí)鐘fc。讀時(shí)鐘fo(n)相對于客戶側(cè)時(shí)鐘fc的頻偏為p(n)，滿足|p(n)|>1的n的最大值記為n1，對應(yīng)的τ1=n1·Ti為CDR算法將讀時(shí)鐘調(diào)整為客戶時(shí)鐘的±1×10-6以內(nèi)所需的時(shí)長，τ1越小則算法收斂速度越快，對應(yīng)CDR算法的速度就越快。算法執(zhí)行較長時(shí)間后，讀時(shí)鐘穩(wěn)定后波動(dòng)的最大值和最小值分別為fmax和fmin，其對應(yīng)的客戶時(shí)鐘的頻偏分別為pmax和pmin，令p=max(|pmin|,|pmax|)，最終恢復(fù)的時(shí)鐘在客戶側(cè)時(shí)鐘fc的±p頻偏范圍內(nèi)抖動(dòng)，p的值越小，恢復(fù)的時(shí)鐘抖動(dòng)就越小。整個(gè)CDR過程中，讀時(shí)鐘的最大值max(fo)與晶振時(shí)鐘fosc的差值Δfmax為所需要的鎖相環(huán)相對于fosc上調(diào)的帶寬，Δfmax的值越小，則所需要的鎖相環(huán)的帶寬越小。

CDR的時(shí)鐘恢復(fù)速度和恢復(fù)的時(shí)鐘抖動(dòng)是CDR電路重要的性能指標(biāo)，其值越小就表明CDR電路的性能越好。對于高速光通信系統(tǒng)而言，其值

越小，通信系統(tǒng)的穩(wěn)定性就越高，造成誤碼的概率就越低。鎖相環(huán)帶寬是從鎖相環(huán)的角度來衡量CDR電路性能，鎖相環(huán)帶寬較小的時(shí)候，可以節(jié)省CDR電路中鎖相環(huán)相關(guān)元器件的開銷。

3 比例積分控制算法應(yīng)用與驗(yàn)證

本文首先選取適合單輸入單輸出系統(tǒng)的數(shù)字比例積分(Proportional-Integral,PI)控制算法加以應(yīng)用，它是一個(gè)采樣反饋控制算法，以被控系統(tǒng)輸出值y(k)與參考值r(k)的偏差e(k)的比例和積分的線性組合，輸出調(diào)控量u(k)，其控制律為

式中：Kp為比例增益系數(shù)；Ki為積分增益系數(shù)。Ki對于調(diào)控量的改變影響較小，而Kp對應(yīng)的比例項(xiàng)反應(yīng)系統(tǒng)的當(dāng)前誤差，其值的選取對于調(diào)控量的改變影響較大。因此，在應(yīng)用PI控制算法時(shí)，設(shè)置采樣周期Ts=mTi，將被控系統(tǒng)參數(shù)設(shè)置為OTU4業(yè)務(wù)頻點(diǎn)的相關(guān)參數(shù)，選取Ki=1不變，然后通過改變Kp值得到讀時(shí)鐘fo(n)隨時(shí)間變化的仿真結(jié)果，所需要的參數(shù)如表2所示，由式(2)可知，客戶側(cè)時(shí)鐘應(yīng)為349.407 9 MHz。PI控制算法的調(diào)控，即是將讀時(shí)鐘由349.406 0 MHz上調(diào)為349.407 9 MHz。通過寫時(shí)鐘周期Ti，計(jì)算可得總的仿真時(shí)長約為383.86 ms，采樣周期約為5.86 μs。

表2 PI控制算法參數(shù)

本文選取Kp在10～10 000之間，對PI控制算法的應(yīng)用進(jìn)行大量的仿真測試。當(dāng)Kp<20時(shí)，τ1的值與仿真時(shí)長相等，此時(shí)調(diào)控量不足，收斂速度極慢，使得整個(gè)仿真時(shí)長內(nèi)讀時(shí)鐘的值都沒有收斂在客戶時(shí)鐘的±1×10-6以內(nèi)，如圖3(a)所示。當(dāng)20100時(shí)，Kp的值繼續(xù)增大，雖然算法的收斂速度在加快，需要鎖相環(huán)的帶寬在減小，但恢復(fù)的時(shí)鐘抖動(dòng)范圍也在明顯增大，恢復(fù)讀時(shí)鐘在尾部出現(xiàn)了高頻跳變的“毛刺”現(xiàn)象，Kp的值越大，“毛刺”的跳變范圍就越大，如圖3(c)和3(d)所示。這是由于Kp值較大時(shí)，PI控制算法可以快速地將FIFO水位收斂在標(biāo)準(zhǔn)水位128附近，同時(shí)使讀時(shí)鐘接近客戶時(shí)鐘。但由于讀時(shí)鐘和客戶時(shí)鐘仍存在一定偏差，使得FIFO水位偏離標(biāo)準(zhǔn)水位128，如FIFO水位由128變?yōu)?29，此時(shí)FIFO水位相比于標(biāo)準(zhǔn)水位128僅有一個(gè)單位的差值，但由式(6)處理后輸出讀時(shí)鐘的調(diào)控量非常大，這就使得穩(wěn)定后的讀時(shí)鐘在周期性地發(fā)生一定幅度的跳變。此時(shí)PI算法恢復(fù)的時(shí)鐘頻穩(wěn)特性被“毛刺”現(xiàn)象制約，導(dǎo)致PI控制算法的其他性能被嚴(yán)重浪費(fèi)。當(dāng)Kp>1 000時(shí)，恢復(fù)的時(shí)鐘抖動(dòng)范圍已經(jīng)超出了1×10-6，所以在整個(gè)仿真時(shí)長內(nèi)，PI算法無法將讀時(shí)鐘調(diào)控在客戶時(shí)鐘的±1×10-6以內(nèi)。

圖3 PI算法調(diào)控生成讀時(shí)鐘的Matlab軟件仿真結(jié)果(紅色虛線為|p|=1)

4 CDR算法設(shè)計(jì)與驗(yàn)證

顯然需要在PI控制算法的基礎(chǔ)上，對式(6)給出的調(diào)控量產(chǎn)生一定的約束。假設(shè)從t=0開始，第k個(gè)時(shí)刻(下文中時(shí)刻均為采樣時(shí)刻)，由式(6)輸出PI控制算法的調(diào)控量為v(k)，而實(shí)際輸出的調(diào)控量為u(k)，其偏差可以反映k時(shí)刻FIFO水位的狀態(tài)：當(dāng)|v(k)-u(k-1)|≥us時(shí)，k時(shí)刻FIFO水位處于不穩(wěn)定狀態(tài)；當(dāng)|v(k)-u(k-1)|

引入?yún)?shù)量S∈N+(N+為正整數(shù)集)為FIFO水位特性判別時(shí)長，若k時(shí)刻，p=S即FIFO水位連續(xù)S個(gè)時(shí)刻處于不穩(wěn)定狀態(tài)，就認(rèn)為FIFO水位處于震蕩狀態(tài)，則開始震蕩調(diào)控，其調(diào)控模式如下：

k時(shí)刻調(diào)控結(jié)束后，就使p的值減1，繼續(xù)對k+1時(shí)刻的FIFO水位狀態(tài)進(jìn)行采樣計(jì)數(shù)。

若k時(shí)刻q=S，即FIFO水位連續(xù)S個(gè)時(shí)刻處于穩(wěn)定狀態(tài)，就認(rèn)為FIFO水位處于收斂狀態(tài)，則開始收斂調(diào)控，其調(diào)控模式為

k時(shí)刻調(diào)控結(jié)束后，就使q的值減1，繼續(xù)對k+1時(shí)刻的FIFO水位狀態(tài)進(jìn)行采樣計(jì)數(shù)。

us為對FIFO水位狀態(tài)進(jìn)行鑒別時(shí)|v(k)-u(k-1)|的門限值；umax為震蕩調(diào)控下|Δu(k)|的門限值；umin為收斂調(diào)控下|Δu(k)|的門限值，在選取參數(shù)值時(shí)應(yīng)保證us≥umax>umin。

若k時(shí)刻p≠S且q≠S，就認(rèn)為FIFO水位處于過渡狀態(tài)，該狀態(tài)持續(xù)的時(shí)間非常短暫，此時(shí)繼承k-1時(shí)刻的調(diào)控模式。在調(diào)控系統(tǒng)剛剛啟動(dòng)時(shí)，設(shè)置調(diào)控量u(0)=0，將調(diào)控模式設(shè)置為震蕩調(diào)控模式。然后基于PI控制算法輸出調(diào)控量，將整個(gè)CDR算法劃分為震蕩和收斂兩個(gè)不同的調(diào)控模式。震蕩調(diào)控模式下利用umax對調(diào)控量進(jìn)行約束，收斂調(diào)控模式下利用umin對調(diào)控量進(jìn)行約束，從而形成本文的CDR算法。

設(shè)置S=500，us=umax=100，umin=10。同樣地，選取Kp在10～10 000之間，對本文CDR算法的設(shè)計(jì)也進(jìn)行仿真測試，將不同Kp值對應(yīng)的τ1、Δfmax以及p與PI控制算法對比繪制成如圖4所示的性能曲線。

圖4 PI控制算法和CDR算法的Kp性能對比

圖5所示為CDR算法調(diào)控生成讀時(shí)鐘的仿真結(jié)果。當(dāng)Kp<100時(shí)，由式(6)輸出的調(diào)控量較小，CDR算法設(shè)置的門限對調(diào)控量幾乎沒有約束，此時(shí)CDR算法和PI控制算法的性能基本一致，如圖5(a)和5(b)所示；當(dāng)Kp>100時(shí)，在CDR算法調(diào)控下生成讀時(shí)鐘的仿真結(jié)果如圖5(c)和5(d)所示，此時(shí)由式(6)輸出的調(diào)控量較大。但調(diào)控量受到了調(diào)控門限的約束，在CDR算法調(diào)控的前期，F(xiàn)IFO水位的偏差很大，對應(yīng)輸出的調(diào)控量也很大，此時(shí)CDR算法處于震蕩調(diào)控模式，限定了u(k)的擺動(dòng)幅度，讀時(shí)鐘最大值減小，對應(yīng)所需要的鎖相環(huán)帶寬也減小。但由于震蕩調(diào)控模式下的調(diào)控門限umax較大，CDR算法仍然可以輸出較大的調(diào)控量，促使讀時(shí)鐘快速收斂。之后CDR算法自動(dòng)切換為收斂調(diào)控，由于收斂調(diào)控模式下的調(diào)控門限umin很小，CDR算法只能輸出很小的調(diào)控量，從而確保生成的讀時(shí)鐘頻具有較高的頻穩(wěn)特性。

由上述分析可知，本文設(shè)計(jì)的CDR算法在選取Kp>100時(shí)，不僅能夠快速有效地恢復(fù)客戶時(shí)鐘，而且恢復(fù)的時(shí)鐘具有較高的頻穩(wěn)質(zhì)量。CDR算法的震蕩調(diào)控模式給出較大的調(diào)控幅度，相對于PI控制算法而言，快速將時(shí)鐘收斂的同時(shí)，也降低了需要鎖相環(huán)的帶寬。之后進(jìn)入收斂調(diào)控模式，輸出較小的調(diào)控幅度，有效地抑制了PI控制算法在Kp>100時(shí)出現(xiàn)的“毛刺”現(xiàn)象。在500

圖5 CDR算法調(diào)控生成讀時(shí)鐘的Matlab軟件仿真結(jié)果(紅色虛線為|p|=1)

在仿真獲取算法的最佳性能參數(shù)后，本文選取不同的頻偏值，在Kp=500時(shí)，對CDR算法能夠應(yīng)對的頻偏范圍性能進(jìn)行仿真測試，繪制的頻偏性能曲線如圖6所示。

圖6 CDR算法的客戶側(cè)頻偏性能曲線

本文設(shè)計(jì)的CDR算法對于CDR電路而言，在鎖相環(huán)晶振輸入的349.406 MHz的中心頻率能夠在349.364 2～349.448 1 MHz之間快速恢復(fù)時(shí)鐘。對于高速光通信系統(tǒng)而言，在寫入端相對讀取端發(fā)生-120～120×10-6的頻偏，即數(shù)據(jù)吞吐率在111.796 55～111.823 39 Gbit/s之間，能夠跟隨寫入端數(shù)據(jù)吞吐率的變化，實(shí)時(shí)恢復(fù)得到其對應(yīng)的客戶側(cè)時(shí)鐘，恢復(fù)的時(shí)鐘相對于客戶側(cè)時(shí)鐘的抖動(dòng)在±0.02×10-6左右，完全能夠滿足基于FlexO的高速光傳輸系統(tǒng)的時(shí)鐘恢復(fù)需求。一旦算法的數(shù)據(jù)吞吐率環(huán)境發(fā)生較大變化，仍可以通過改變算法參數(shù)來實(shí)現(xiàn)其他頻偏范圍的匹配適用。

5 FPGA實(shí)現(xiàn)與實(shí)測驗(yàn)證

本文通過現(xiàn)場可編程門陣列(Field-Programmable Gate Array,FPGA) 實(shí)現(xiàn)了CDR算法的模塊設(shè)計(jì)，其實(shí)現(xiàn)框圖如圖7所示。將本文設(shè)計(jì)的CDR模塊作為子模塊例化在OTUC4向4路OTU4轉(zhuǎn)化的模塊中，并按照表2對所需參數(shù)進(jìn)行配置，設(shè)置S=500，us=umax=100，umin=10，搭建基于FlexO技術(shù)實(shí)現(xiàn)400 Gbit/s業(yè)務(wù)傳輸?shù)臏y試環(huán)境。利用100 Gbit/s的OTN測試儀表將其中1路設(shè)置為OTU4的業(yè)務(wù)頻點(diǎn)，相對于讀取端的數(shù)據(jù)吞吐率在寫入端設(shè)置一定的頻偏，然后觀察讀取端的數(shù)據(jù)吞吐率，以及是否出現(xiàn)誤碼。

圖7 本文CDR模塊的實(shí)現(xiàn)框圖

其實(shí)測結(jié)果和算法結(jié)果的對比如表3所示。通過實(shí)測結(jié)果可以看到，基于本文CDR算法設(shè)計(jì)的時(shí)鐘數(shù)據(jù)恢復(fù)模塊可以有效滿足FlexO技術(shù)中的CDR需求?；謴?fù)的客戶側(cè)時(shí)鐘頻偏不到1×10-6。實(shí)測結(jié)果中，客戶側(cè)頻偏在92×10-6時(shí)，CDR模塊失效，出現(xiàn)誤碼行為，這是由于鎖相環(huán)相對于349.406 MHz上調(diào)的帶寬不足46.51 kHz造成的。實(shí)際上，若鎖相環(huán)帶寬性能足夠，CDR模塊能夠在111.796 55～111.823 39 Gbit/s之間實(shí)時(shí)恢復(fù)客戶時(shí)鐘。

表3 FlexO中CDR模塊的實(shí)測結(jié)果與算法結(jié)果對比

6 結(jié)束語

本文設(shè)計(jì)實(shí)現(xiàn)了一種新型的全數(shù)字CDR電路，主要由異步FIFO、鎖相環(huán)頻率合成器和CDR算法模塊3部分構(gòu)成，其核心是時(shí)鐘恢復(fù)算法的設(shè)計(jì)。本文通過改進(jìn)PI控制算法，設(shè)計(jì)實(shí)現(xiàn)了一種快速、低抖動(dòng)的時(shí)鐘恢復(fù)算法，并對算法的功能進(jìn)行了仿真驗(yàn)證基于FPGA實(shí)現(xiàn)。仿真和實(shí)測結(jié)果表明，本文設(shè)計(jì)的CDR模塊可以在OTU4業(yè)務(wù)頻點(diǎn)的一定頻偏情況內(nèi)，實(shí)時(shí)、快速地在1×10-6以內(nèi)恢復(fù)客戶時(shí)鐘。通過分用4路或者復(fù)用1路本文設(shè)計(jì)的CDR模塊，就可以滿足400 Gbit/s超大帶寬業(yè)務(wù)傳輸?shù)腃DR需求。本文所提方案對于CDR電路結(jié)構(gòu)改進(jìn)也具有一定的借鑒意義。