陳 峰，王 航，眭 明

(中國(guó)電子科技集團(tuán)公司 第三十四研究所，廣西 桂林 541004)

0 引言

在高速攝影系統(tǒng)、高速數(shù)據(jù)采集、醫(yī)療設(shè)備、能源、大型激光驅(qū)動(dòng)裝置等需要精密時(shí)序控制的系統(tǒng)中，同步觸發(fā)信號(hào)的性能優(yōu)劣直接影響這些系統(tǒng)的運(yùn)行效率和運(yùn)行精度[1-2]。這些系統(tǒng)通常要求同步觸發(fā)信號(hào)具備延時(shí)抖動(dòng)低、調(diào)節(jié)分辨率高、調(diào)節(jié)范圍廣等特點(diǎn)。目前通常使用計(jì)數(shù)器法實(shí)現(xiàn)觸發(fā)脈沖信號(hào)的產(chǎn)生，但是其性能受限于計(jì)數(shù)器頻率、外部參考時(shí)鐘和基準(zhǔn)觸發(fā)信號(hào)對(duì)齊等因素，即使采用100 MHz的高端計(jì)數(shù)器，其分辨率最高只能達(dá)到10 ns，而且輸出的觸發(fā)脈沖信號(hào)與輸入基準(zhǔn)信號(hào)之間會(huì)存在一個(gè)δt(0<δt<10 ns)的隨機(jī)時(shí)間抖動(dòng)[2]。目前國(guó)內(nèi)在同步觸發(fā)信號(hào)方面的研究，張榮等人利用NIOSⅡ軟核處理器實(shí)現(xiàn)了5通道納秒級(jí)時(shí)序控制同步機(jī)，單通道時(shí)序控制精度為20 ns，延時(shí)調(diào)節(jié)范圍是20 ns到100 s[1]；黨釗等人采用ISA總線設(shè)計(jì)的納秒級(jí)同步機(jī)，通過多路可編程延時(shí)器件的方式得到時(shí)間抖動(dòng)約2 ns的同步觸發(fā)信號(hào)[3]；張鋒等人利用數(shù)字延時(shí)加模擬延時(shí)結(jié)合時(shí)間抖動(dòng)補(bǔ)償?shù)姆绞皆O(shè)計(jì)的觸發(fā)脈沖信號(hào)，最終輸出四路延時(shí)調(diào)節(jié)范圍為0～1 s，脈沖信號(hào)間時(shí)間抖動(dòng)小于等于500 ps的觸發(fā)脈沖信號(hào)[4]。為了解決一般同步觸發(fā)信號(hào)延時(shí)調(diào)節(jié)分辨率低及時(shí)間抖動(dòng)大的問題，本文提出一種基于時(shí)鐘相位補(bǔ)償?shù)耐接|發(fā)信號(hào)產(chǎn)生技術(shù)，利用時(shí)間數(shù)字轉(zhuǎn)換技術(shù)對(duì)系統(tǒng)時(shí)鐘相位進(jìn)行補(bǔ)償，以減小同步觸發(fā)脈沖信號(hào)與基準(zhǔn)信號(hào)間的時(shí)間抖動(dòng)；通過32位計(jì)數(shù)器結(jié)合可編程數(shù)字延時(shí)方案增加同步觸發(fā)信號(hào)延時(shí)調(diào)節(jié)范圍的同時(shí)提高了延時(shí)調(diào)節(jié)分辨率。設(shè)計(jì)產(chǎn)生20通道的同步觸發(fā)信號(hào)輸出，同步觸發(fā)信號(hào)延時(shí)調(diào)節(jié)分辨率為250 ps，本地時(shí)鐘下同步觸發(fā)信號(hào)間抖動(dòng)小于250 ps，外部時(shí)鐘及外部觸發(fā)條件下同步觸發(fā)信號(hào)間抖動(dòng)小于500 ps。該同步觸發(fā)信號(hào)可根據(jù)實(shí)際使用情況進(jìn)行級(jí)聯(lián)擴(kuò)展，以滿足大型系統(tǒng)對(duì)同步觸發(fā)信號(hào)數(shù)量需求。

1 系統(tǒng)結(jié)構(gòu)及原理

基于時(shí)鐘相位補(bǔ)償?shù)耐接|發(fā)信號(hào)產(chǎn)生系統(tǒng)結(jié)構(gòu)原理如圖1所示，主要包括主控制器、系統(tǒng)時(shí)鐘產(chǎn)生和同步觸發(fā)信號(hào)產(chǎn)生三部分。同步觸發(fā)信號(hào)產(chǎn)生系統(tǒng)采用FPGA作為主控制器，實(shí)現(xiàn)數(shù)字信號(hào)算法處理以及通信接口控制等功能。系統(tǒng)時(shí)鐘可基于外部輸入的參考時(shí)鐘或本地時(shí)鐘產(chǎn)生，優(yōu)先使用外部參考時(shí)鐘，系統(tǒng)時(shí)鐘可以在外部參考時(shí)鐘和本地時(shí)鐘下實(shí)現(xiàn)無(wú)縫切換。系統(tǒng)基本工作原理為：輸入的外部參考時(shí)鐘或本地晶振時(shí)鐘首先經(jīng)過鎖相環(huán)路產(chǎn)生一路100 MHz的基準(zhǔn)時(shí)鐘，基準(zhǔn)時(shí)鐘經(jīng)過超高精度延時(shí)器后輸入到FPGA作為系統(tǒng)時(shí)鐘。外部的基準(zhǔn)觸發(fā)信號(hào)直接輸入到FPGA，F(xiàn)PGA將系統(tǒng)時(shí)鐘分頻后送至?xí)r間數(shù)字轉(zhuǎn)換器(TDC)，啟動(dòng)TDC并跟據(jù)測(cè)量結(jié)果適時(shí)調(diào)整超高精度延時(shí)器的延時(shí)量，實(shí)現(xiàn)系統(tǒng)時(shí)鐘相位的自動(dòng)閉環(huán)反饋補(bǔ)償，消除因每次鎖定外部參考時(shí)鐘所用時(shí)間不同而造成的系統(tǒng)時(shí)鐘與外部觸發(fā)信號(hào)間的相位差的隨機(jī)性。同步觸發(fā)信號(hào)產(chǎn)生由FPGA根據(jù)外部觸發(fā)信號(hào)和系統(tǒng)時(shí)鐘產(chǎn)生基準(zhǔn)觸發(fā)信號(hào)，并將基準(zhǔn)觸發(fā)信號(hào)進(jìn)行復(fù)制，得到20路相對(duì)獨(dú)立的同步信號(hào)，經(jīng)過可編程數(shù)字延時(shí)器后作為同步觸發(fā)信號(hào)輸出。

圖1 系統(tǒng)結(jié)構(gòu)原理圖

2 電路設(shè)計(jì)

2.1 主控制器選型

主控制器采用Xilinx高性能、低成本、低功耗的Spartan-6系列FPGA，芯片通用IO引腳工作電壓為DC3.3 V，內(nèi)核工作電壓為DC1.2 V，其內(nèi)部集成了占用資源少、運(yùn)行速度快、可配置性強(qiáng)的MicroBlaze軟核處理器，該軟核處理器采用哈佛總線結(jié)構(gòu)和RISC(reduced insrtction system computer)架構(gòu)的獨(dú)立32位數(shù)據(jù)和指令總線，具有訪問以及執(zhí)行片上存儲(chǔ)器和片外存儲(chǔ)器上的程序與數(shù)據(jù)速度快的特點(diǎn)，而且Xilinx公司針對(duì)它的FPGA器件進(jìn)行了專門的優(yōu)化，能夠提供十分豐富的邏輯資源和出色的數(shù)據(jù)處理能力。MicroBlaze處理器可以在高達(dá)150 MHz時(shí)鐘下工作，并提供最高125D-MIPS的性能，同時(shí)其內(nèi)部嵌入了xilkernel操作系統(tǒng)，系統(tǒng)通信控制接口以及數(shù)字信號(hào)算法處理等功能應(yīng)用都可以在xilkernel操作系統(tǒng)的基礎(chǔ)上編程實(shí)現(xiàn)。

2.2 時(shí)鐘相位補(bǔ)償電路

時(shí)鐘相位補(bǔ)償電路原理圖如圖2所示，主要包括基準(zhǔn)時(shí)鐘產(chǎn)生、時(shí)間數(shù)字轉(zhuǎn)換器(TDC)和超高精度可編程延時(shí)器三個(gè)部分。同步觸發(fā)信號(hào)的時(shí)間抖動(dòng)，主要來(lái)源于系統(tǒng)時(shí)鐘信號(hào)抖動(dòng)。因此，要提高同步觸發(fā)信號(hào)的時(shí)間抖動(dòng)性能，必須保證系統(tǒng)時(shí)鐘頻率穩(wěn)定性。作為同步觸發(fā)信號(hào)產(chǎn)生系統(tǒng)的“心臟”，輸入的外部參考時(shí)鐘或設(shè)計(jì)的本地時(shí)鐘需要有很好的頻率穩(wěn)定度，再結(jié)合時(shí)鐘相位補(bǔ)償技術(shù)，產(chǎn)生高質(zhì)量的系統(tǒng)時(shí)鐘。該時(shí)鐘信號(hào)輸入到時(shí)鐘抖動(dòng)衰減鎖相環(huán)后將頻率倍頻到100 MHz，進(jìn)一步提升基準(zhǔn)時(shí)鐘頻率的穩(wěn)定性，最后經(jīng)過超高精度可編程延時(shí)器后作為系統(tǒng)時(shí)鐘。

圖2 時(shí)鐘相位補(bǔ)償電路原理圖

TDC為系統(tǒng)實(shí)現(xiàn)高精度的時(shí)間間隔測(cè)量，其主要作用是測(cè)量系統(tǒng)時(shí)鐘與基準(zhǔn)觸發(fā)信號(hào)之間的相位差，F(xiàn)PGA根據(jù)TDC測(cè)量結(jié)果對(duì)系統(tǒng)時(shí)鐘的相位進(jìn)行一定量的補(bǔ)償。TDC時(shí)間測(cè)量使用延遲線內(nèi)插技術(shù)，測(cè)量分辨率小于100 ps，最大可測(cè)量時(shí)間間隔可達(dá)數(shù)毫秒。其工作原理是通過測(cè)量輸入信號(hào)經(jīng)過邏輯門電路的絕對(duì)傳輸延遲時(shí)間實(shí)現(xiàn)時(shí)間信號(hào)的數(shù)字化轉(zhuǎn)換。由于TDC對(duì)內(nèi)部的門電路布線要求十分苛刻，可以確保信號(hào)流經(jīng)每個(gè)門電路時(shí)所用的時(shí)間完全一致。TDC轉(zhuǎn)換單元只需要對(duì)信號(hào)通過門電路的數(shù)量進(jìn)行記錄，即可獲取輸入信號(hào)數(shù)字化后的時(shí)間量。FPGA通過SPI總線實(shí)現(xiàn)對(duì)TDC的通信控制和參數(shù)配置。TDC的INTN中斷信號(hào)引腳直接與FPGA管腳相連接，F(xiàn)PGA接收到中斷引腳的電平跳變后開始讀取相應(yīng)的寄存器以獲取時(shí)間測(cè)量結(jié)果。超高精度可編程延時(shí)器使用數(shù)字控制輸入信號(hào)的延時(shí)，F(xiàn)PGA同樣通過SPI總線控制其延時(shí)量的調(diào)節(jié)，其延時(shí)調(diào)節(jié)分辨率可達(dá)10 ps，最大延時(shí)調(diào)節(jié)范圍可達(dá)10 ns，理論上系統(tǒng)時(shí)鐘相位補(bǔ)償分辨率為0.36°。

時(shí)鐘相位補(bǔ)償?shù)木唧w實(shí)現(xiàn)過程為：FPGA的系統(tǒng)時(shí)鐘頻率為100 MHz，而TDC的校準(zhǔn)參考時(shí)鐘頻率建議范圍為2～8 MHz，折衷選取TDC的參考時(shí)鐘頻率為4 MHz。因此需要將系統(tǒng)時(shí)鐘經(jīng)過分頻后產(chǎn)生一路4 MHz的時(shí)鐘信號(hào)作為TDC的校準(zhǔn)時(shí)鐘，啟動(dòng)TDC測(cè)量后，F(xiàn)PGA根據(jù)外部基準(zhǔn)觸發(fā)信號(hào)產(chǎn)生一路start信號(hào)，經(jīng)過一定的延時(shí)后，再產(chǎn)生一路stop信號(hào)。TDC根據(jù)start和stop信號(hào)分別開始和停止時(shí)間測(cè)量，然后由環(huán)形振蕩器的位置和粗值計(jì)數(shù)器的計(jì)數(shù)值計(jì)算得出觸發(fā)信號(hào)和停止信號(hào)之間的時(shí)間間隔Δt。時(shí)間數(shù)字轉(zhuǎn)換時(shí)序圖如圖3所示。由于系統(tǒng)時(shí)鐘為100 MHz，一個(gè)時(shí)鐘周期為10 ns，因此Δt=10×n+φt，n為時(shí)鐘周期數(shù)。由此可計(jì)算得出基準(zhǔn)觸發(fā)信號(hào)與系統(tǒng)時(shí)鐘信號(hào)之間的相位差：φt=Δt%10，其中%表示求余運(yùn)算。所得結(jié)果，用來(lái)調(diào)節(jié)超高精度可編程延時(shí)器的延時(shí)量，保證系統(tǒng)時(shí)鐘信號(hào)與外部基準(zhǔn)觸發(fā)信號(hào)的相位差小于目標(biāo)值，消除因每次鎖定外部參考時(shí)鐘所用時(shí)間不同而造成的系統(tǒng)時(shí)鐘與外部基準(zhǔn)觸發(fā)信號(hào)間的相位差的隨機(jī)性，確保每次上電后，輸出的同步觸發(fā)脈沖信號(hào)跟輸入的基準(zhǔn)觸發(fā)信號(hào)間的延時(shí)量與最后一次輸出的值相同。

圖3 時(shí)間數(shù)字轉(zhuǎn)換時(shí)序圖

2.3 可編程數(shù)字延時(shí)電路

可編程數(shù)字延時(shí)電路原理如圖4所示，主要由FPGA內(nèi)部計(jì)數(shù)器和可編程數(shù)字延時(shí)器件組成。在延時(shí)量調(diào)節(jié)時(shí)，延時(shí)量粗調(diào)部分由計(jì)數(shù)器實(shí)現(xiàn)，延時(shí)量精細(xì)調(diào)節(jié)部分由可編程延時(shí)器實(shí)現(xiàn)。FPGA內(nèi)部計(jì)數(shù)器時(shí)鐘頻率為100 MHz，因而其調(diào)節(jié)步長(zhǎng)為10 ns，采用32位的計(jì)數(shù)器，理論上最大可調(diào)延時(shí)量可達(dá)42秒。數(shù)字延時(shí)器采用8位可編程延時(shí)器，可以選擇最多256個(gè)不同的延遲周期，每個(gè)周期延遲時(shí)間為250 ps，最大可調(diào)節(jié)延遲時(shí)間為64 ns。FPGA通過四線SPI接口對(duì)延時(shí)器件進(jìn)行在線編程，使同步觸發(fā)信號(hào)經(jīng)過不同的延時(shí)周期，實(shí)現(xiàn)250 ps到64 ns的延時(shí)調(diào)節(jié)。通過計(jì)數(shù)器與可編程延時(shí)器件的組合設(shè)計(jì)，在增加同步觸發(fā)信號(hào)延時(shí)調(diào)節(jié)范圍的同時(shí)大幅度提高了延時(shí)調(diào)節(jié)分辨。

圖4 可編程數(shù)字延時(shí)電路原理圖

3 軟件設(shè)計(jì)

FPGA邏輯控制程序使用Xilinx ISE Xilinx ISE Design Suite編譯平臺(tái)，使用C語(yǔ)言進(jìn)行編程，主要實(shí)現(xiàn)時(shí)鐘相位補(bǔ)償算法處理、同步觸發(fā)信號(hào)參數(shù)設(shè)置等功能，其軟件設(shè)計(jì)流程圖如圖5所示。系統(tǒng)上電初始化后首先從內(nèi)部FLASH讀取最后一次設(shè)置的工作參數(shù)，包括通道號(hào)及通道號(hào)對(duì)應(yīng)的延時(shí)值、脈沖寬度和重復(fù)頻率等參數(shù)，加載對(duì)應(yīng)的工作參數(shù)并執(zhí)行，啟動(dòng)TDC進(jìn)入測(cè)量狀態(tài)。為了保證測(cè)量的精度，采用平均值濾波法對(duì)采樣數(shù)據(jù)進(jìn)行軟件濾波。具體處理方法是對(duì)TDC的測(cè)量數(shù)據(jù)進(jìn)行100次測(cè)量后求其平均值，將其與目標(biāo)值進(jìn)行比較，當(dāng)平均值不滿足設(shè)定條件時(shí)，系統(tǒng)以平均值與目標(biāo)值的差值為控制量，調(diào)節(jié)超高精度可編程延時(shí)器的延時(shí)量，直至滿足目標(biāo)條件為止。

同步觸發(fā)信號(hào)延時(shí)量調(diào)節(jié)由兩個(gè)部分組成，延時(shí)粗調(diào)和延時(shí)精調(diào)。首先需要分別計(jì)算延時(shí)粗調(diào)量t1和延時(shí)精調(diào)量t2的數(shù)值，具體計(jì)算公式如下：

t1=D/10

(1)

t2=(D%10)/0.25

(2)

其中:t1通過FPGA計(jì)數(shù)器完成調(diào)節(jié)，t2通過數(shù)字延時(shí)器完成調(diào)節(jié)。

圖5 軟件設(shè)計(jì)流程圖

時(shí)鐘相位補(bǔ)償和延時(shí)量調(diào)節(jié)具體程序設(shè)計(jì)流程為：

系統(tǒng)先對(duì)SPI總線進(jìn)行初始化，然后配置TDC的狀態(tài)寄存器，即將TDC的工作模式配置為測(cè)量模式1，信號(hào)觸發(fā)方式配置為上升沿觸發(fā)，設(shè)置時(shí)鐘分頻器數(shù)值為1，開啟start和stop使能，并開始向TDC發(fā)送start脈沖驅(qū)動(dòng)信號(hào)，開始進(jìn)入測(cè)量狀態(tài)。TDC在接收到stop脈沖驅(qū)動(dòng)信號(hào)后結(jié)束測(cè)量過程，經(jīng)算術(shù)邏輯模塊進(jìn)行自動(dòng)校準(zhǔn)后將測(cè)量結(jié)果寫入到輸出寄存器中，F(xiàn)PGA在接收到測(cè)量結(jié)束中斷信號(hào)后從TDC結(jié)果寄存器中讀取測(cè)量結(jié)果。獲取的數(shù)據(jù)，經(jīng)過算法處理后與超高精度延時(shí)器的延時(shí)量相關(guān)聯(lián)，實(shí)現(xiàn)輸入時(shí)鐘相位自動(dòng)閉環(huán)反饋控制。

FPGA通過異步串行通信方式接收到同步信號(hào)參數(shù)設(shè)置數(shù)據(jù)后，先從該參數(shù)對(duì)應(yīng)的FLASH地址讀取上一次保存的數(shù)據(jù)并進(jìn)行比較，如果該數(shù)據(jù)與存儲(chǔ)的數(shù)據(jù)不一致，則開始擦除該數(shù)據(jù)對(duì)應(yīng)的存儲(chǔ)區(qū)域，重新寫入接收到的數(shù)據(jù)并自動(dòng)保存，然后調(diào)用參數(shù)設(shè)置函數(shù)完成設(shè)置，實(shí)現(xiàn)一次參數(shù)更新過程。

4 實(shí)驗(yàn)結(jié)果與分析

利用LeCeoy示波器(SDA5000A)對(duì)輸出的同步觸發(fā)信號(hào)性能指標(biāo)進(jìn)行測(cè)試，具體測(cè)試配置圖如圖6所示。

圖6 同步觸發(fā)信號(hào)時(shí)間抖動(dòng)測(cè)試配置圖

首先在同步觸發(fā)信號(hào)1中任意選取兩路(在實(shí)驗(yàn)中選取OUT1-1和OUT1-2，并將其輸出的重頻設(shè)置為1 Hz，脈寬設(shè)置為30 ns)輸出信號(hào)接至示波器，測(cè)量在本地時(shí)鐘條件下，輸出的同步觸發(fā)信號(hào)間的時(shí)間抖動(dòng)。連續(xù)測(cè)量3小時(shí)，輸出同步觸發(fā)信號(hào)間的時(shí)間抖動(dòng)測(cè)量結(jié)果如圖7所示。然后再將外部參考時(shí)鐘分別接至同步觸發(fā)信號(hào)產(chǎn)生1和同步觸發(fā)信號(hào)產(chǎn)生2，并將同步觸發(fā)信號(hào)產(chǎn)生1中的OUT1-1經(jīng)過功分器后分別接至同步觸發(fā)信號(hào)產(chǎn)生2的觸發(fā)輸入端和示波器，將同步觸發(fā)信號(hào)產(chǎn)生2的輸出OUT2-1接至示波器，測(cè)量在外部參考時(shí)鐘和外部基準(zhǔn)觸發(fā)條件下，輸出的同步觸發(fā)信號(hào)與基準(zhǔn)觸發(fā)信號(hào)間的時(shí)間抖動(dòng)。同樣連續(xù)測(cè)量3小時(shí)，輸出的同步觸發(fā)信號(hào)與基準(zhǔn)觸發(fā)信號(hào)之間的抖動(dòng)測(cè)量結(jié)果如圖8所示。

圖7 本地時(shí)鐘下輸出觸發(fā)信號(hào)間的時(shí)間抖動(dòng)

圖8 外部時(shí)鐘和基準(zhǔn)觸發(fā)條件下觸發(fā)信號(hào)時(shí)間抖動(dòng)

為了驗(yàn)證同步觸發(fā)信號(hào)在本地時(shí)鐘和外部參考時(shí)鐘下延時(shí)、脈寬和重頻等技術(shù)指標(biāo)的可重復(fù)性，先將系統(tǒng)切換到本地時(shí)鐘下，并將同步觸發(fā)信號(hào)的延時(shí)設(shè)置為50 ns，脈寬設(shè)置為100 ns，重頻設(shè)置為1 000 Hz。多次重復(fù)開、關(guān)機(jī)后，測(cè)量該觸發(fā)信號(hào)的延時(shí)、脈寬及重頻數(shù)據(jù)。然后將系統(tǒng)時(shí)鐘切換到外部參考時(shí)鐘，將輸出的觸發(fā)信號(hào)與輸入基準(zhǔn)觸發(fā)信號(hào)的延時(shí)設(shè)置為1 ns，輸出脈沖寬度設(shè)置5 μs，觸發(fā)信號(hào)的重頻設(shè)置為1 000 Hz，同樣經(jīng)多次重復(fù)開、關(guān)機(jī)，重復(fù)測(cè)量該觸發(fā)信號(hào)與基準(zhǔn)觸發(fā)信號(hào)間的延時(shí)以及脈寬和重頻數(shù)據(jù)。測(cè)試結(jié)果見表1。

表1 同步觸發(fā)信號(hào)延時(shí)、脈寬、重頻重復(fù)性測(cè)試結(jié)果

由以上實(shí)驗(yàn)結(jié)果可知，在本地時(shí)鐘下工作時(shí)輸出觸發(fā)信號(hào)時(shí)間抖動(dòng)峰峰值小于250 ps，在外部參考時(shí)鐘和外部基準(zhǔn)觸發(fā)條件下工作，輸出的脈沖信號(hào)與觸發(fā)信號(hào)之間的抖動(dòng)峰峰值被控制在500 ps以內(nèi)，經(jīng)多次重復(fù)試驗(yàn)，輸出的同步觸發(fā)信號(hào)具有良好的可重復(fù)性。

輸出的同步觸發(fā)信號(hào)的時(shí)間抖動(dòng)主要來(lái)源于時(shí)鐘抖動(dòng)，由于采用了時(shí)鐘相位補(bǔ)償技術(shù)，從根本上解決了輸出的觸發(fā)脈沖信號(hào)與輸入基準(zhǔn)信號(hào)之間存在的隨機(jī)時(shí)間抖動(dòng)問題。要進(jìn)一步減小時(shí)間抖動(dòng)，提升輸出同步觸發(fā)信號(hào)性能，參考時(shí)鐘可以選用頻率穩(wěn)定性更好的時(shí)鐘。例如本地時(shí)鐘可采用具有更高穩(wěn)定性的恒溫晶振(OCXO)產(chǎn)生，OCXO可以利用晶振內(nèi)部的恒溫槽來(lái)確保晶體振蕩器中的石英晶體諧振器的溫度始終保持恒定，能最大限度地減少由周圍環(huán)境溫度引起的頻率變化，保證輸出時(shí)鐘的質(zhì)量。在對(duì)同步觸發(fā)信號(hào)時(shí)間抖動(dòng)和延時(shí)調(diào)節(jié)分辨率指標(biāo)要求都十分嚴(yán)格的應(yīng)用場(chǎng)合，外部參考時(shí)鐘可以選用時(shí)鐘質(zhì)量更高的原子鐘，比如銣鐘，銫鐘等；同時(shí)可以選用延時(shí)精度更高的數(shù)字延時(shí)器件，進(jìn)一步提高輸出觸發(fā)信號(hào)的調(diào)節(jié)分辨率。

5 結(jié)束語(yǔ)

本文提出的同步觸發(fā)信號(hào)產(chǎn)生技術(shù)，利用TDC測(cè)量基準(zhǔn)觸發(fā)信號(hào)與系統(tǒng)時(shí)鐘信號(hào)間的相位差，通過超高精度可編程延時(shí)器件自動(dòng)補(bǔ)償輸入的系統(tǒng)時(shí)鐘相位，有效減少了輸出的同步觸發(fā)信號(hào)與基準(zhǔn)觸發(fā)信號(hào)間的時(shí)間抖動(dòng)。通過計(jì)數(shù)器結(jié)合可編程數(shù)字延時(shí)方案，在保證同步觸發(fā)信號(hào)延時(shí)調(diào)節(jié)范圍廣的同時(shí)提高了延時(shí)調(diào)節(jié)的分辨率。設(shè)計(jì)的20通道同步觸發(fā)脈沖信號(hào)，各通道觸發(fā)信號(hào)可以單獨(dú)輸出，也可以是任意通道的組合，還可以將同步觸發(fā)信號(hào)進(jìn)行級(jí)聯(lián)形成同步系統(tǒng)。輸出的同步觸發(fā)信號(hào)具備時(shí)間抖動(dòng)低，延時(shí)調(diào)節(jié)分辨率高的特點(diǎn)，可廣泛應(yīng)用于高速攝影系統(tǒng)、高速數(shù)據(jù)采集、醫(yī)療設(shè)備、能源及大型激光驅(qū)動(dòng)裝置等需要精密時(shí)序控制的系統(tǒng)中[5-12]。