劉 淼，張海濤

（1.中國電子科技集團公司第四十七研究所，沈陽110032；2.中國人民解放軍95979 部隊，山東 新泰271207）

1 引 言

集成電路廣泛應用于各類電子產(chǎn)品，特別是在功能復雜，性能優(yōu)越的電子產(chǎn)品中，集成電路通常是其中的核心器件?？馆椛浼呻娐肥侵妇哂械挚褂钪嫔渚€或其他類型輻射射線功能的集成電路[1-2]。在太空環(huán)境中，宇宙射線會對普通的數(shù)字集成電路和模擬集成電路造成損壞，從而影響航天器的正常工作。集成電路的輻照效應一般分為總劑量效應（TID），單粒子效應（Single-Event Effect, SEE）以及劑量率效應（Dose Rate Effect）。單粒子效應則包括單粒子翻轉（Single-Event Upset, SEU），單粒子瞬態(tài)（Single-Event Transient, SET），單粒子閉鎖（Single-Event Latch-up, SEL），單粒子柵穿SEGR（Single-Event Gate Rupture）等[3-5]。根據(jù)集成電路工作環(huán)境和使用要求的不同，對抗輻射集成電路的設計要求也有所不同[6-8]。

2 單粒子翻轉機理

單粒子效應是單個高能粒子在穿過微電子器件的靈敏區(qū)時，在其軌跡上沉積電荷，這些電荷被器件電極收集，造成器件邏輯狀態(tài)的改變或器件損壞?；具^程是入射帶電離子損失能量，形成電離過程，電離過程產(chǎn)生電子-空穴對，自由電子和空穴被電路敏感結收集后，電路邏輯狀態(tài)被錯誤觸發(fā)。容易發(fā)生單粒子翻轉的器件結構通常是像SRAM 這種利用雙穩(wěn)態(tài)進行信號存儲的器件，其次是微處理器這種功能復雜，工作頻率高的電路，還有就是一些接口電路。單粒子翻轉率是單粒子翻轉的指標，單粒子翻轉率是器件每天每位發(fā)生單粒子翻轉的概率，計算質(zhì)子單粒子翻轉率的一般公式是：

其中：E0為閾值能量，單位MeV；σp(E)為質(zhì)子單粒子翻轉截面積，單位cm2/bit；φ(E)為質(zhì)子微分流量。

3 激光試驗

脈沖激光模擬單粒子效應技術以其試驗便捷、效率高、精確的空間和時間分辨特性等優(yōu)勢，在世界范圍內(nèi)越來越多的被應用于單粒子效應機理研究和工程實踐中，已經(jīng)成為單粒子效應特性評估和防護設計驗證的有效手段。

通過對芯片進行激光模擬試驗，在顯微鏡下找到發(fā)生單粒子翻轉的位置如圖1 所示。

圖1 脈沖激光模擬單粒子效應試驗敏感位置照片

在版圖上找到相應位置如圖2 所示。分析后證明該位置位于一個AOR21（2 與1 或門）的輸出端，靠近PMOS 管與NMOS 管連接處。

圖2 發(fā)生單粒子翻轉的敏感位置版圖

4 邏輯分析與優(yōu)化

與版圖對應的邏輯功能框圖，如圖3 所示。

圖3 邏輯功能框圖

圖3 中P1、P2、P3 是PMOS 器件，N1、N2、N3 是NMOS 器件，NAND2 是2 與非門，INV 是反相器，AOR21 是2 與1 或門，DFF 是帶reset 端的D 觸發(fā)器。

從邏輯圖與版圖對照可知，敏感點位于INV3的輸入端，即P3、N1、N2 三個MOS 器件的連接端。P1、P2、P3 和N1、N2、N3 構成2 與1 或門，P1、P2、N1、N2 的輸入端都接VSS，N2 與P3 的輸入端連接后，與AOR21 的輸出端連接。模擬單粒子干擾信號由V0 產(chǎn)生，經(jīng)過INV3 的輸入端傳輸?shù)紻FF 的輸入端，在觸發(fā)器的時鐘的有效沿，單粒子干擾信號從DFF 的Q 端輸出到NAND2 的輸入端，NAND2 的另一個輸入端接高電平5V，單粒子干擾信號從NAND2 的輸出端連接INV2 的輸入端，經(jīng)過輸出端連接到AOR21 的“或”輸入端，該AOR21 的兩個“與”輸入端口分別連接INV1 的輸出端和VSS。單粒子干擾信號經(jīng)過AOR21 的輸出端連接P3 的柵極，該P3 的漏極連接到INV3 的輸入端，這樣單粒子干擾信號形成回路。同樣模擬單粒子干擾信號經(jīng)過INV3 傳輸?shù)紻FF 的輸入端，在觸發(fā)器的時鐘的有效沿，單粒子干擾信號從DFF 的QN 端輸出到INV1 的輸入端，通過INV1 后連接AOR21 的“與”輸入端，另一個“與”輸出端接VSS，“或”輸入端接INV2 的輸出，單粒子干擾信號經(jīng)過AOR21 的輸出端連接P3 的柵極，該P3 的漏極連接到INV3 的輸入端，這樣單粒子干擾信號形成第二個回路。干擾信號形成回路后，會持續(xù)保持錯誤狀態(tài)，從而影響正常信號的傳輸，形成單粒子翻轉。當INV3 的正常輸入信號為高電平時，干擾信號會將其拉低形成翻轉，這時，P1、P2、P3 三個PMOS 器件就成為敏感器件。通過對敏感器件的寬長比的調(diào)整就能夠抑制信號干擾，避免單粒子翻轉。

5 仿真分析與結果

圖3 中V4 是時鐘發(fā)生器：電壓voltage=0v～5v，延時delay time=500ns，上升時間rise time=1ns，下降fall time=1ns，脈沖時間pulse time=25ns，周期period=50ns。

V3 是reset 信號發(fā)生器：time=0s 時，voltage=0v，time=400ns 時，voltage=0v，time=450ns 時，voltage=5v。

V1 是高電平發(fā)生器：V=5v。

V2 是電源信號發(fā)生器：time=0s 時voltage=0v，time=100ns 時voltage=0v，time=150ns 時voltage=5v。

V0 是干擾信號發(fā)生器：電流current1=0A，電流current2=IMAX，延時delay time1=1.599005μs，衰減系數(shù)damping factor1=30ps，延時delay timing2=1.59914μs，衰減系數(shù)damping factor2=200ps。

PMOS 管P1 的 寬=Wp1, PMOS 管P2 的 寬=Wp2, PMOS 管P3 的寬=Wp3。

對電路施加干擾信號，當IMAX=3mA，Wp1=4μm，Wp2=4μm，Wp3＜4.9μm 時，發(fā)生單粒子翻轉，INV3 的輸入信號由高電平被拉低為低電平，觸發(fā)器DFF 的Q 端輸出信號由低電平翻轉為高電平，觸發(fā)器DFF 的QN 端輸出信號由高電平翻轉為低電平，并且在后面的多個時鐘周期，持續(xù)保持單粒子翻轉狀態(tài)。仿真波形如圖4 所示。

圖4 發(fā)生單粒子翻轉波形圖

對電路施加干擾信號，當IMAX=3mA，Wp1=4μm，Wp2=4μm，Wp3≥4.9μm 時，未發(fā)生單粒子翻轉，INV3 的輸入信號在單粒子干擾瞬間，由高電平被拉低為低電平，然后迅速恢復高電平狀態(tài)，并持續(xù)保持高電平狀態(tài)。觸發(fā)器DFF 的Q 端的輸出信號未受到單粒子干擾，持續(xù)保持高電平狀態(tài)，觸發(fā)器DFF的QN 端的輸出信號未受到單粒子干擾，持續(xù)保持低電平狀態(tài)。仿真波形如圖5。

圖5 未發(fā)生單粒子翻轉波形圖

當IMAX=3mA，Wp3=4μm，Wp1+Wp2≥12.5μm時，未發(fā)生單粒子翻轉，仿真波形如圖5 所示。

當IMAX=3mA，Wp3=4μm，Wp1+Wp2＜12.5μm時，發(fā)生單粒子翻轉，仿真波形如圖4 所示。

當IMAX=4mA，Wp1=5μm，Wp2=5μm，Wp3 ≥5.5μm 時，未發(fā)生單粒子翻轉，仿真波形如圖5 所示。

當IMAX=4mA，Wp1=5μm，Wp2=5μm，Wp3 ＜5.5μm 時，發(fā)生單粒子翻轉，仿真波形如圖4 所示。

當IMAX=4mA，Wp3=5μm，Wp1+Wp2 ＜12μm時，發(fā)生單粒子翻轉，仿真波形如圖4 所示。

當IMAX=4mA，Wp3=5μm，Wp1+Wp2 ≥12μm時，未發(fā)生單粒子翻轉，仿真波形如圖5 所示。

綜上所述，單粒子翻轉發(fā)生的因素包括干擾粒子的能量、邏輯電路結構、MOS 器件結構等，其中修改MOS 器件寬長比結構能有效抑制單粒子翻轉的發(fā)生。

6 結 束 語

集成電路在輻照條件下，產(chǎn)生單粒子翻轉，其形成原因十分復雜，受電路邏輯結構、加工工藝、使用環(huán)境等多方面因素的影響。本設計僅以某普通抗輻射集成電路為例，通過脈沖激光模擬單粒子效應技術，對抗輻射集成電路進行激光實驗，在抗輻射集成電路邏輯功能框圖中找到引起單粒子翻轉的邏輯功能塊，通過調(diào)整敏感MOS 器件的寬長比屬性和仿真激勵模型，最終找到解決該集成電路單粒子翻轉問題的方案并通過仿真對方案進行驗證，所獲得的數(shù)據(jù)和結論具有一定代表意義。所設計的抗單粒子翻轉的方法能夠應用到集成電路設計中，具有一定的實用價值。