李雪江 呂陽 董平

摘 ? 要：基于旋轉變壓器（RDC）的永磁電機速度采集對電磁環(huán)境比較敏感，測量發(fā)現高鐵永磁牽引變流器四象限模塊投入工作時刻，即使在信號線屏蔽接地情況下其內部復雜的電磁環(huán)境對速度信號的干擾也十分劇烈，導致既有采集裝置會工作異常，無法完成電機控制功能?；诙喾答伆吞匚炙褂性茨M低通濾波器（BWF）技術研制的改進型永磁電機速度采集裝置解決了此問題。該裝置具備測量精度高，抗干擾性好等優(yōu)點，試驗驗證效果良好。

關鍵詞：高鐵 ?永磁電機 ?速度采集裝置 ?旋轉變壓器（RDC）

中圖分類號：TM 351 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 文獻標識碼：A ? ? ? ? ? ? ? ? ? ? ? ?文章編號：1674-098X（2020）01（a）-0087-02

伴隨著電機技術的不斷發(fā)展，永磁同步電機以其突出的優(yōu)異性能開始在軌道交通牽引領域日趨廣泛應用。為了保證永磁電機發(fā)揮良好的牽引制動特性，電機速度采集的穩(wěn)定性和精確度非常重要。目前永磁電機主流測速方案是采集和解碼來自RDC輸出的正余弦模擬信號實現。但在大功率高鐵永磁場合其工作時內部的電磁環(huán)境十分復雜，試驗測量過分相工況后四象限模塊投入工作時刻對RDC傳遞的模擬信號干擾劇烈，導致基于既有永磁采集裝置的信息解碼異常，無法使用電機的速度和位置信息建立正常牽引控制。因此需要研制適用于復雜電磁環(huán)境下的高鐵永磁電機速度采集裝置。本文介紹了基于多反饋巴特沃斯有源低通模擬濾波器技術的永磁電機速度采集裝置，相比既有裝置具備測量精度高，抗干擾性強，可靠性好等優(yōu)點。

1 ?技術方案

高鐵的電機控制是根據多傳感器反饋的車輛工況信息按照特定的算法完成的，對數據采集提出了高實時性、高可靠性的要求。鑒于電機的速度和位置信息對于永磁電機控制的dq坐標系以及Id和Iq的閉環(huán)控制的重要性[1]，需保證高鐵永磁在復雜電磁環(huán)境下RDC解碼信息的正確性、穩(wěn)定性和可靠性。由于RDC的激勵以及反饋信號的強關聯性，單純的使用軟件FIR濾波器處理反饋信號效果并不明顯，需在硬件前端加強濾波器設計，保證模擬信號的純凈。充分考慮幾種有源濾波器的頻響特性[2]，最終選擇多階巴特沃斯低通濾波器實現激勵和正、余弦反饋信號的EMC抗干擾設計。采用專用集成芯片實現RDC解碼[3]，DSP+FPGA控制架構實現采集計算、邏輯管理和診斷控制功能。

2 ?設計實現

2.1 硬件設計

2.1.1 硬件框圖

本采集裝置充分吸取和借鑒TEC3000平臺的設計及項目的應用經驗，采用4DSP+FPGA的全新控制架構，裝置的硬件框圖如圖1所示。

2.1.2 硬件組成及功能

本裝置由電源、控制、通信、數據采集部分組成。硬件均采用了工業(yè)級以上標準的器件。主要部分硬件的具體設計如下。

（1）電源部分：裝置由專用的電源板供電，模擬部分±15V電源經過EMC濾波后直接使用，控制部分電源采用TI的高可靠性EP類電源產品進行設計，由DC/DC電源和LDO電源由5V降壓生成，分別為FPGA和DSP提供3.3V IO電源、1.2V CORE電源、2.5V輔助電源。控制電源具有掉電保護功能，當FPGA檢測到外部電源掉電后，內部電源能夠確保保護邏輯執(zhí)行和關鍵數據的保存。

（2）控制部分：以4片TI公司的C6000系列浮點DSP加1片Xilinx公司的Spartan6系列大容量FPGA為架構來進行搭建。該部分主要完成裝置的實時控制、粘著控制、逆變控制。主要包括時鐘電路、復位及電源監(jiān)視電路、數據緩存及存儲電路。每片DSP使用一片SDRAM實現控制數據的緩沖，一片NORFLASH用于存儲啟動配置程序。FPGA配置程序從外部FLASH加載。

（3）通信部分：作為整個裝置數據交換的接口，對外采用以太網接口，選用集成了CSMA/CD 協議的媒體訪問控制層MAC和物理層PHY的LAN91C111芯片來設計，便于C6000的DSP的EMIF接口擴展實現可自適應工作于100/10Mbit/s和全雙工/半雙工的模式。控制單元內部采用AMS總線實現與其他裝置的數據交互。

（4）數據采集部分：主要包含電壓/電流、電機速度信號。電壓/電流信號采用ADI公司的AD7606芯片來實現。速度采集部分是本裝置設計的重點，采用ADI公司專為RDC解碼設計的AD2S1210芯片，FPGA為解碼芯片提供驅動，同時采集解碼數據信息上傳給DSP控制使用。基于既有裝置的實驗表現重點采取三方面來提高采集系統(tǒng)的抗干擾性。

①增益變換電路，該電路可以兼容不同變比的RDC，在RDC耐受的范圍內提高激勵信號的幅值，降低了正/余弦調理電路的幅值。提高了信號在傳輸通道上的信噪比。

②激勵和正余弦反饋電路采用基于多反饋巴特沃斯有源低通濾波器技術濾除復雜電磁環(huán)境下的對模擬信號干擾。其中激勵驅動頻率10kHz，截止頻率fc=30kHz。

③增加主動EMC器件，進一步保證RDC與裝置接口電路的ESD和浪涌防護性能。

本裝置相對于既有裝置的其它重要改進如下：

（1）采用大容量FPGA器件，利用內部存儲容量開辟緩存空間，基于成熟可靠的軟件實現DPRAM的數據交互功能，取消實體DPRAM芯片，降低成本，提高可靠性。

（2）RDC激勵部分由三極管搭建的推挽電路修改為專用的集成電流放大器進行設計，減少PCB布局空間。電路設計更加靈活，通過不同的BOM配比可以適用多品牌的旋轉變壓器規(guī)格。

2.2 軟件設計

為實現本裝置功能，軟件主要包含2部分：運行于FPGA的邏輯控制和解碼芯片驅動程序以及運行于DSP 的電壓/電流、速度計算和電機控制程序。

2.2.1 FPGA程序

FPGA芯片采用Xilinx公司的Spartan6系列大容量高性能產品，采用Verilog 語言編程。主要完成供電監(jiān)視及硬件喂狗信號輸出、LED指示燈控制、網絡控制芯片的邏輯控制、ADC 芯片、RDC解碼芯片的地址分配以及驅動、FLASH 的地址分配、內部多DSP的EMIF總線交互和外部AMS總線通信的邏輯控制和數據傳輸等功能。

2.2.2 DSP程序

DSP程序采用C語言進行編程，主要實現電壓/電流、速度計算以及電機控制功能，它包括如下幾個功能塊：驅動初始化、數據緩存與記錄存儲、以太網通信、AMS通訊、EMIF通訊、電壓/電流模數轉換數據計算、速度計算及診斷、電機實時控制等。速度計算和診斷軟件基本流程如圖2所示。

3 ?試驗驗證

改進型高鐵永磁速度采集裝置做了如下實驗驗證：

（1）通過了GB/T 25119-2010規(guī)定的電子裝置各項檢驗，完成型式試驗認證。

（2）通過了中鐵檢驗認證中心高壓試驗，驗證了復雜電磁環(huán)境下的抗干擾性能，裝置對比效果如圖3所示，表明本裝置采集效果良好，具備較強的抗干擾能力。即使在旋變信號線不屏蔽的情況下裝置的信號采集和電機控制功能依然正常。

另通過表1的速度采集對比數據看，本裝置采集轉速波動較小，精度更高。

（3）通過了溫度可靠性試驗，經過低溫啟動及運行、高溫啟動及運行、溫度循環(huán)試驗的考核[4]，產品的溫度工作極限在-45℃～95℃，完全滿足現行軌道交通電子裝置的運行環(huán)境溫度要求。

4 ?結語

通過重點改進裝置控制數據交互鏈路、RDC激勵驅動以及數據采集電路的方案設計，新研制的高鐵永磁速度采集裝置抗干擾性能顯著提高，數據采集精度相對提高5rpm/min左右，能夠完全滿足在復雜電磁環(huán)境下電機控制算法對速度采集數據穩(wěn)定性和實時性的要求，可實現對既有永磁采集裝置的兼容升級替代。該采集裝置的成功研制，進一步豐富了TEC3000平臺的產品譜系。目前已經成功擴展應用在多個永磁牽引項目上，運行穩(wěn)定可靠，具備進一步批量推廣價值。

參考文獻

[1] 鄭漢鋒，許峻峰，張朝陽，等.永磁同步電機高速弱磁控制比較分析[J].機車電傳動，2016（3）：5-8.

[2] 童詩白，華成英.模擬電子技術基礎[M].5版.北京：高等教育出版社，2015.

[3] Precision Resolverto-Digital Converter Measures Angular Position and Velocity [EB/OL].2014.

[4] 呂陽，劉莉娜，鄭良廣，等.KZ4A型機車用傳動控制單元改進型故障存儲裝置[J].機車電傳動，2015（3）：53-55.