郭 祥，范春帥，趙 雪，王繼紅，楊 晨，王 一

(1貴州大學(xué) 大數(shù)據(jù)與信息工程學(xué)院，貴州 貴陽(yáng) 550025；2貴州航天計(jì)量測(cè)試技術(shù)研究所，貴州 貴陽(yáng) 550025)

0 引言

現(xiàn)代社會(huì)是一個(gè)高度信息化的社會(huì)，信息技術(shù)幾乎深入到了與人類生活相關(guān)的所有領(lǐng)域。特別是近20年來(lái)移動(dòng)通信技術(shù)的飛速發(fā)展，當(dāng)今社會(huì)人類的生產(chǎn)生活與移動(dòng)通信密不可分，手機(jī)已經(jīng)成為人們工作、溝通、生活、咨詢、娛樂(lè)等活動(dòng)的重要工具[1-4]。用于移動(dòng)通信的射頻芯片、處理器芯片、存儲(chǔ)器芯片等高技術(shù)含量集成電路產(chǎn)品得到了飛速的發(fā)展。為了滿足移動(dòng)通信的需求，大量的集成電路芯片被用于制造移動(dòng)通信設(shè)備。這些功能強(qiáng)大且結(jié)構(gòu)復(fù)雜的集成電路芯片在制造、封裝以及后續(xù)的電路組裝、應(yīng)用過(guò)程中都需要考慮它們可靠性的問(wèn)題。其中靜電放電(Electrostatic Discharge， ESD)對(duì)集成電路芯片的損傷是影響集成電路芯片可靠性的一個(gè)關(guān)鍵因素[5-6]。

在集成電路芯片制造、電路組裝以及應(yīng)用的過(guò)程中都有工程技術(shù)人員與機(jī)器設(shè)備的參與。然而人體以及機(jī)器長(zhǎng)時(shí)間的活動(dòng)與運(yùn)轉(zhuǎn)，在其表面會(huì)由于摩擦運(yùn)動(dòng)積累大量的電荷。當(dāng)人體或機(jī)器接觸到其他接地的物體時(shí)會(huì)形成一個(gè)放電的通路產(chǎn)生伴隨著電火花的靜電電荷釋放現(xiàn)象。這種ESD產(chǎn)生的瞬時(shí)電壓一般會(huì)達(dá)到數(shù)千伏特，這么高的電壓如果被加載到集成電路芯片引腳傳遞到芯片內(nèi)部，會(huì)對(duì)PN節(jié)或絕緣柵氧化層造成一定的損傷或破壞，從而影響到集成電路芯片的穩(wěn)定性以及電子設(shè)備的可靠性[7]。因此，模擬人體與機(jī)器靜電放電的特征測(cè)試集成電路芯片的ESD可靠性，研究集成電路芯片ESD失效機(jī)制具有重要的意義。本文針對(duì)一款國(guó)產(chǎn)射頻功率放大芯片開(kāi)展ESD測(cè)試研究，并提出相應(yīng)的抗靜電保護(hù)方法。

1 實(shí)驗(yàn)

基于人體放電模式(Human Body Model，HBM)與機(jī)器放電模式(Machine Model，MM)分別對(duì)擁有42個(gè)引腳的漢天下HS8443射頻功率放大芯片進(jìn)行ESD測(cè)試。測(cè)試環(huán)境溫度為25 ℃，相對(duì)濕度為55%。將所用的引腳分為Vcc、Gnd、I/O這三類端口，采用I/O靜電放電測(cè)試方法，對(duì)每一個(gè)I/O引腳與Vcc(Gnd)分別施加正負(fù)ESD電壓且每次施加3次。HBM與MM模式分別測(cè)試3批次樣品。

2 結(jié)果與討論

基于HBM測(cè)試芯片電路示意圖如圖1所示，高壓靜電釋放由可編程多路開(kāi)關(guān)控制器控制，兩個(gè)互補(bǔ)高壓繼電器實(shí)現(xiàn)電路電容的互補(bǔ)充放電過(guò)程。當(dāng)圖1中高壓干簧繼電器A閉合，高壓干簧繼電器B則斷開(kāi)，高壓電源對(duì)電容充電；當(dāng)電容電壓達(dá)到預(yù)定值，如果A斷開(kāi)，B立即導(dǎo)通，電容通過(guò)電阻R2對(duì)被測(cè)芯片放電。高壓電源的電壓設(shè)置范圍為±500～±2000 V，每次調(diào)壓±250 V進(jìn)行測(cè)試。

圖1 基于HBM測(cè)試芯片電路結(jié)構(gòu)示意圖Fig.1 Circuit structure of the test chip based on HBM

基于MM測(cè)試芯片電路示意圖如圖2所示，與HBM相比電路結(jié)構(gòu)基本相似，區(qū)別在于MM的電容為200 pF且放電回路無(wú)電阻元件。高壓干簧繼電器A與B的控制方式與HBM相同，但MM測(cè)試高壓電源的電壓設(shè)置范圍為±50～±200 V，每次調(diào)壓±50 V。

在HBM與MM測(cè)試之前，對(duì)待測(cè)芯片的每一個(gè)待測(cè)引腳測(cè)試其I-V特性，以1 μA的輸入電流為參考。在測(cè)試之后，又分別測(cè)試待測(cè)引腳進(jìn)入芯片內(nèi)部的I-V特性，對(duì)比靜電損傷測(cè)試前后I-V特性，經(jīng)過(guò)HBM或MM靜電測(cè)試后如果在參考電流為1 μA時(shí)輸入電壓產(chǎn)生了30%的漂移則判定該引腳失效。通過(guò)對(duì)3組待測(cè)射頻芯片進(jìn)行HBM與MM測(cè)試發(fā)現(xiàn)：HBM測(cè)試后引腳TR1在+1750 V電壓作用后失效；MM測(cè)試后引腳TR1、TR2在+150 V電壓作用后失效。其他引腳在HBM測(cè)試電壓±500～±2000 V以及MM測(cè)試電壓±50～±200 V范圍內(nèi)均未失效，但是芯片的ESD測(cè)試通過(guò)電壓以最低耐壓引腳端為參考?？梢钥闯?，此款芯片基本符合行業(yè)標(biāo)準(zhǔn)(最低通過(guò)電壓HBM測(cè)試1500 V、MM測(cè)試100 V)的ESD測(cè)試。

圖2 基于MM測(cè)試芯片電路結(jié)構(gòu)示意圖Fig.2 Circuit structure of the test chip based on MM

測(cè)試芯片HBM與MM耐壓有較大差異，主要是因?yàn)椋篐BM的放電是由一個(gè)RC回路構(gòu)成，該RC網(wǎng)絡(luò)有一個(gè)特征上升時(shí)間和衰減時(shí)間，上升時(shí)間一般為17～22 ns，衰減時(shí)間一般是150 ns；而MM的標(biāo)準(zhǔn)電路中只包含一個(gè)200 pF的電容，帶電體與器件之間電弧放電，放電的特征上升時(shí)間快于HBM，且MM峰值電流顯著的高于HBM。根據(jù)在3個(gè)物理尺度有較大差異平面器件熱模型的物理模型(DFC模型)[8-9]，器件失效功率Pf可以表示為：

其中，a、b、c為器件特征尺寸(假設(shè)c

對(duì)于HBM與MM靜電釋放測(cè)試均優(yōu)先造成了芯片的射頻信號(hào)收發(fā)引腳端失效，這可能與信號(hào)輸入輸出端的電阻特性有關(guān)。功率放大電路一般要求具有較小的輸出電阻以保證其帶負(fù)載的能力?；诨衔锇雽?dǎo)體GaAs工藝制備的4G射頻芯片電阻結(jié)構(gòu)有金屬薄膜電阻和摻雜GaAs薄層電阻兩種結(jié)構(gòu)[9-10]，這類電阻會(huì)用于射頻放大電路的反饋網(wǎng)絡(luò)、用于靜態(tài)偏置、用于功率耦合等。當(dāng)此類結(jié)構(gòu)電阻用于輸出功率耦合負(fù)載時(shí)，在承受較大的電流密度時(shí)容易導(dǎo)致電阻元件燒毀。而HBM與MM靜電釋放正是在極短的時(shí)間提供了極大的瞬態(tài)電流，靜電作用的時(shí)間短可以近似為一個(gè)絕熱的狀態(tài)[9]，短時(shí)間的大電流作用導(dǎo)致電阻元件失效。所以射頻功率芯片的引腳失效首先發(fā)生在TR端，與輸入輸出耦合電阻的失效有關(guān)。

3 總結(jié)

本文通過(guò)HBM與MM靜電釋放測(cè)試射頻功率芯片，發(fā)現(xiàn)其耐壓分別為1750 V和150 V，在射頻芯片日常的包裝、運(yùn)輸以及存儲(chǔ)的過(guò)程中均有可能造成器件的失效，需要在這些環(huán)節(jié)做好防靜電的措施。此外，相對(duì)而言由于射頻芯片的TR端更容易產(chǎn)生失效，在芯片實(shí)際應(yīng)用于系統(tǒng)時(shí)，要考慮保護(hù)TR引腳的在系統(tǒng)防靜電措施，避免靜電作用于TR引腳端。