尹利忠 孔繁 耿東華 孫衛(wèi)杰 羅欣

摘要：針對多波束系統(tǒng)傳輸數(shù)據(jù)量大、實(shí)時(shí)性要求高及多通道并行處理的特點(diǎn)，設(shè)計(jì)了一款基于FPGA的多波束處理機(jī)，利用FPGA芯片配置靈活、運(yùn)行速度快、并發(fā)執(zhí)行的優(yōu)點(diǎn)，實(shí)現(xiàn)了多波束數(shù)據(jù)的實(shí)時(shí)處理與傳輸。采用該多波束處理機(jī)進(jìn)行試驗(yàn)，結(jié)果表明該處理機(jī)滿足系統(tǒng)需求，實(shí)現(xiàn)了多波束數(shù)據(jù)的實(shí)時(shí)處理與傳輸。

關(guān)鍵詞：一維多波束處理機(jī);FPGA;多波束;實(shí)時(shí)性

中圖分類號：TP274.4 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-9416（2020）01-0155-03

數(shù)字波束形成技術(shù)是一種將數(shù)字信號處理技術(shù)與傳統(tǒng)陣列天線技術(shù)相結(jié)合的技術(shù)，具有同時(shí)多波束、靈活可變、低副瓣的特點(diǎn)，是現(xiàn)代化雷達(dá)的核心技術(shù)。

方位向采用機(jī)械掃描，俯仰向形成同時(shí)多波束的一維線陣由于在探測精度、威力、空域覆蓋范圍、抗干擾及數(shù)據(jù)更新率和自身價(jià)格方面做到了很好的折中，在輕價(jià)值軍事目標(biāo)和民用方面得到了廣泛的應(yīng)用[1]。

本多波束處理機(jī)為某民用一維線陣研制，具有通用性強(qiáng)、波束數(shù)量和屬性可配置的特點(diǎn)。

1 多波束處理機(jī)板卡設(shè)計(jì)

多波束處理機(jī)安裝在6U標(biāo)準(zhǔn)機(jī)箱中，通過六路數(shù)據(jù)光纖接口接收數(shù)字接收機(jī)產(chǎn)生的40路I/Q數(shù)據(jù)，然后進(jìn)行波束形成、波束組幀，最后通過三路SRIO波束傳輸接口將波速數(shù)據(jù)傳遞到后端的信號處理機(jī)。

1.1 板卡結(jié)構(gòu)設(shè)計(jì)

VPX總線標(biāo)準(zhǔn)由VME總線標(biāo)準(zhǔn)發(fā)展而來，是一系列標(biāo)準(zhǔn)的集合，主要包括VITA46、VITA65、VITA48等。采用VPX標(biāo)準(zhǔn)的PCB結(jié)構(gòu)有3U和6U兩種尺寸，支持PMC和XMC子卡安裝，散熱方式有風(fēng)冷、液冷和金屬導(dǎo)冷三種方式[2]。

本多波束處理機(jī)模塊外形符合VITA48.2標(biāo)準(zhǔn)，采用6U結(jié)構(gòu)，導(dǎo)冷散熱，預(yù)留標(biāo)準(zhǔn)XMC接口，用于背負(fù)光纖子卡。

1.2 板卡電路設(shè)計(jì)

多波束處理機(jī)原理框圖如圖1所示。

主要指標(biāo)分解與實(shí)現(xiàn)：

（1）數(shù)據(jù)接收能力：本一維線陣共40個(gè)陣元，DDC后數(shù)據(jù)率10M，數(shù)據(jù)寬度16bit，I/Q兩路，則單個(gè)陣元需要傳輸?shù)臄?shù)據(jù)率為320M bps，單路光纖通道最大分配7個(gè)陣元的數(shù)據(jù)，則有效數(shù)據(jù)傳輸速率需求為2.24G bps，考慮8b/10b編碼及數(shù)據(jù)傳輸效率，則光纖通道的傳輸速率要求在3G bps以上，本多波束板卡光纖通道支持6.25G bps數(shù)據(jù)傳輸，滿足系統(tǒng)數(shù)據(jù)傳輸及后續(xù)升級擴(kuò)展需求;

（2）運(yùn)算能力：本多波束板卡最大需求為同時(shí)48個(gè)波束形成，乘法器采用8倍復(fù)用復(fù)數(shù)乘法器，則乘法器數(shù)量需求為240（×3DSP）個(gè)，加法器需求量為492（×1DSP）個(gè)，共需求DSP運(yùn)算單元1212個(gè)，Virtex-7 690t DSP數(shù)量為3600個(gè)，滿足系統(tǒng)及后續(xù)升級擴(kuò)展需求;

（3）數(shù)據(jù)發(fā)送能力：一維多波束線陣抽取后數(shù)據(jù)率10M，經(jīng)波束形成后，I/Q為32位，則單個(gè)波束數(shù)據(jù)率為0.64Gbps，單路SRIO需傳16個(gè)波束，則SRIO傳輸速率要求為大于10Gbps，本多波束板卡傳輸速率5Gbps，×4，則總速率為20G bps，滿足波束數(shù)據(jù)傳輸及后續(xù)升級需求。

2 模型建立與仿真

2.1 仿真參數(shù)設(shè)置

本一維線陣工作信號頻率ku波段;陣元垂直方向線陣排列，陣元數(shù)目40個(gè)，陣元間隔1/2波長;同時(shí)形成多波束數(shù)量14個(gè)（和差），波束中心間隔15°，波束寬度5°。

2.2 多波束方向圖仿真

采用多波束技術(shù)的接收信號模型可以表示為[3]：

本多波束系統(tǒng)對7個(gè)不同指向的和波束權(quán)重系數(shù)分別加-30db泰勒權(quán)，與和波束對應(yīng)的7個(gè)差波束分別加-30db貝葉斯權(quán)，其仿真結(jié)果如圖2所示。

為了便于后續(xù)工程驗(yàn)證，利用matlab模擬產(chǎn)生一個(gè)某方位向遠(yuǎn)場回波。回波方位假設(shè)為30°，回波形式為連續(xù)波，單頻點(diǎn)，頻率f0為1M，采樣率Fs為5M，采樣點(diǎn)N為1500個(gè)，則回波信s可表示為：

將生成的信號數(shù)據(jù)注入多波束系統(tǒng)，波束形成后，取各個(gè)通道的輸出波形的實(shí)部或虛部，求出各個(gè)波束通道的信號幅度值，求模、歸一化。本多波束系統(tǒng)不同波束通道的幅度響應(yīng)如圖3所示。

3 多波束處理機(jī)主要功能軟件設(shè)計(jì)

3.1 DSP主要功能軟件設(shè)計(jì)

DSP通過網(wǎng)口中斷接收上位機(jī)傳遞過來的數(shù)據(jù)幀，校驗(yàn)無誤后提取幀中的波束指向、波束數(shù)量等信息，根據(jù)提取的信息生成相應(yīng)的權(quán)重系數(shù)，對權(quán)重系數(shù)進(jìn)行歸一化、定點(diǎn)化，通過EMIF接口將定點(diǎn)化后的權(quán)重系數(shù)存儲到FPGA的Block RAM中，存儲完成后，產(chǎn)生GPIO中斷，通知FPGA權(quán)重系數(shù)已更新。其程序流程框圖如圖4所示。

3.2 FPGA主要功能邏輯設(shè)計(jì)

FPGA接收40個(gè)陣元的基帶數(shù)據(jù)并緩存到40個(gè)DataRAM中，將每個(gè)陣元對應(yīng)的48個(gè)系數(shù)分為6組緩存6個(gè)CoffRAM中。所有數(shù)據(jù)準(zhǔn)備完成后，觸發(fā)波束形成模塊，進(jìn)行波束形成。波束形成框圖如圖5所示。

4 系統(tǒng)驗(yàn)證

本文采用模擬遠(yuǎn)場回波的方式來驗(yàn)證多波束系統(tǒng)[4]。具體做法是將2.2節(jié)中生成的30°方向40陣元的遠(yuǎn)場回波數(shù)據(jù)進(jìn)行歸一化、定點(diǎn)化，保存為coe格式的文件，將該文件導(dǎo)入到FPGA的Data_RAM中，根據(jù)PRI和CPI信號來觸發(fā)多波束系統(tǒng)工作，進(jìn)行波束形成。

利用matlab處理波束數(shù)據(jù)，計(jì)算出來波方向各波束通道的幅度響應(yīng)，具體如圖6所示。

從圖6可以看到，該多波束系統(tǒng)響應(yīng)與matlab仿真系統(tǒng)響應(yīng)基本吻合，誤差在0.49db左右。

5 結(jié)語

本文以一維多波束線陣為背景，針對多波束系統(tǒng)數(shù)據(jù)量大、多通道并發(fā)的難點(diǎn)，利用Virtex-7 FPGA芯片邏輯容量大，運(yùn)行速度快、并行執(zhí)行的特點(diǎn)實(shí)現(xiàn)了多波束處理機(jī)。目前該處理機(jī)已在相關(guān)型號中得到應(yīng)用，表現(xiàn)良好。

參考文獻(xiàn)

[1] 李靖舒.多核CPU上一維DBF雷達(dá)信息處理平臺研究[D].南京：南京信息工程大學(xué)，2017.

[2] 王平安.基于FPGA的艦載三坐標(biāo)雷達(dá)多波束及信號處理技術(shù)研究[D].南京：南京信息工程大學(xué)，2014.

[3] 夏萍萍.小型相控陣?yán)走_(dá)數(shù)字波束形成和信號處理仿真研究[J].南京：南京理工大學(xué)，2013.

[4] 李勇.多波束天線的近場測量與模擬分析[J].電子測量技術(shù)，2009（5）：141-144.