熊青玉 王慧泉 金仲和

(浙江大學微小衛(wèi)星研究中心，杭州 310027)

作為在軌服務技術(shù)的重要組成部分，在軌模塊更換技術(shù)能夠延長和增加衛(wèi)星的使用壽命、降低衛(wèi)星使用成本并增強衛(wèi)星對需求變化及新技術(shù)應用的快速響應能力，可以增加空間系統(tǒng)的靈活性和衛(wèi)星應用的適應性[1]。而在軌升級則是在軌模塊更換的一大重要應用場景[2]，在軌升級涉及到衛(wèi)星功能升級或更換，此時替換的模塊通信需求則會所有不同，星上總線可能面臨著同時掛接多種通信協(xié)議的模塊的情景?？筛鼡Q的模塊的種類繁多，且其電信號接口種類多樣[3]，如串行外設(shè)接口(SPI)、集成電路總線(I2C)、1553B總線等，為使衛(wèi)星能更大限度兼容已有的成熟模塊，適應更多種可更換模塊，需要設(shè)計一種融合總線的通用接口，可以在衛(wèi)星更換了部分模塊后，衛(wèi)星的通信總線能兼容不同模塊的不同接口通信協(xié)議，使得衛(wèi)星的綜合電子系統(tǒng)能夠與不同接口協(xié)議的模塊進行通信。

融合總線的通用接口技術(shù)一般分為兩類，一種是原本硬件電路就通用的幾種通信協(xié)議，經(jīng)過軟件上的兼容設(shè)計，使得接口對外能兼容幾種不同的通信協(xié)議[4]，或者硬件不進行通用設(shè)計，對接口進行轉(zhuǎn)接設(shè)計，然后進行軟件層面兼容設(shè)計[5-6]，但是航天常用總線包括SPI、I2C、1553B總線、CAN總線等，并不都是硬件上完全通用的接口協(xié)議，所以此類方法并不適用；另一種是硬件上設(shè)計兼容的電路，軟件上也進行兼容設(shè)計，使得接口對外能兼容幾種硬件原本不兼容的通信協(xié)議，如南航的李淵提出的基于現(xiàn)場可編程門陣列(FPGA)部分動態(tài)可重構(gòu)功能提出的通用總線接口，利用FPGA部分重構(gòu)后更改接口此時的通信協(xié)議，使得接口在不同時刻能夠?qū)崿F(xiàn)不同的通信協(xié)議[7]，但是FPGA的重構(gòu)時間根據(jù)重構(gòu)面積的大小從幾十毫秒到幾百毫秒不等，如果綜合電子系統(tǒng)采用FPGA重構(gòu)的方式與不同接口協(xié)議的模塊進行通信，每次切換協(xié)議都需要等待一次不短的重構(gòu)時間，相對通信時間一般在微秒級別而言，幾十到幾百毫秒的重構(gòu)時間使得接口在頻繁切換接口協(xié)議時的通信效率變得很低。

綜上所述，本文設(shè)計的融合總線的通用接口，保留了軟硬件均兼容的設(shè)計，但是改變了切換協(xié)議的方式，大幅減少了協(xié)議切換的時間，提高了通信的效率。同時，傳統(tǒng)的通用接口當接口的協(xié)議重構(gòu)時，是通信的兩邊同時重構(gòu)，不存在不同通信協(xié)議的信號之間互相干擾的情況，而本設(shè)計需要考慮不同通信協(xié)議的信號之間互相干擾的問題，所以還制定了應對不同協(xié)議模塊掛接時可能帶來的信號干擾的解決方案并且基于衛(wèi)星綜合電子系統(tǒng)的需求進行了總線工作方式的設(shè)計。

1 通用接口方案設(shè)計

為達到兼容不同總線協(xié)議，能同時掛接不同總線節(jié)點并與之通信的目的，融合總線通用接口包括3個層次的設(shè)計：首先，在硬件上能兼容不同的總線，且從一種總線通信切換至另一種總線通信所需時間相對于通信時間而言占比很小，可以一定程度上達到實時切換通信協(xié)議；其次，需要實現(xiàn)節(jié)點抗干擾技術(shù)，即當一種總線正在通信時，掛接在總線上的其他種類的總線節(jié)點不會被誤觸發(fā)通信進而改變總線電平，造成信號干擾甚至通信錯誤；最后，為了使融合總線能夠在掛接多種協(xié)議的節(jié)點時正確高效的進行通信行為，需要在原有總線的工作模式基礎(chǔ)上結(jié)合衛(wèi)星應用背景，進行二次開發(fā)，確保每個節(jié)點能夠正確高效的進行數(shù)據(jù)傳輸。

1.1 原理介紹

綜合電子系統(tǒng)采用數(shù)字信號處理器(DSP)+FPGA的架構(gòu)設(shè)計，本文在此基礎(chǔ)上進行通用接口設(shè)計，由于FPGA承擔的功能包括接口擴展，所以本文提出的通用接口的實現(xiàn)主要依靠于FPGA模塊及接口電路模塊。FPGA模塊的主要功能是在芯片內(nèi)實現(xiàn)各種總線協(xié)議，轉(zhuǎn)換數(shù)據(jù)格式，連接主處理器與外設(shè)的通信鏈路，實現(xiàn)數(shù)據(jù)交換功能，接口電路模塊實現(xiàn)底層驅(qū)動電路。

FPGA中與本設(shè)計相關(guān)的模塊包括：數(shù)據(jù)交換模塊、控制信息模塊、數(shù)據(jù)存儲模塊、接口協(xié)議模塊和輸出數(shù)據(jù)模塊。通過數(shù)據(jù)交換模塊搭建FPGA與DSP通信的鏈路，通信的信息包括要發(fā)送的數(shù)據(jù)信息和相關(guān)的控制信息，分別存儲于數(shù)據(jù)存儲模塊和控制信息模塊。而接口協(xié)議模塊則是根據(jù)控制信息將數(shù)據(jù)信息以一定的格式發(fā)送給輸出數(shù)據(jù)模塊，輸出數(shù)據(jù)模塊負責控制外部電路向接口發(fā)送信息，如圖1所示。

注：EMIF(A)為外部存儲器接口(A組)。

1.2 協(xié)議類型實時切換

本設(shè)計將整個通信過程分割為主處理器DSP→FPGA內(nèi)數(shù)據(jù)協(xié)議轉(zhuǎn)換→驅(qū)動電路→選擇電路→接口→外設(shè)的過程，在主處理器發(fā)送的數(shù)據(jù)中加入選擇的總線通信協(xié)議信息，F(xiàn)PGA就可以選擇到對應的總線通信協(xié)議將數(shù)據(jù)發(fā)送至接口與外設(shè)進行數(shù)據(jù)交互，如圖2所示。

主處理器通過控制信息對整個通信鏈路進行控制，包括通信協(xié)議控制信息、通信過程控制信息和接口控制信息。也可以通過修改控制信息在線切換通信協(xié)議或接口等，直接在上層進行控制。主處理器發(fā)送給FPGA的數(shù)據(jù)還包括要發(fā)送的數(shù)據(jù)信息，要發(fā)送的數(shù)據(jù)信息則會按照控制信息和協(xié)議要求被發(fā)送到對應接口的總線上。

圖2 協(xié)議切換Fig.2 Switch of communication protocols

FPGA會根據(jù)地址信息將對應的數(shù)據(jù)按照對應的總線協(xié)議進行數(shù)據(jù)轉(zhuǎn)換，并根據(jù)選擇信息將數(shù)據(jù)發(fā)送到被選擇的接口上。

比如現(xiàn)在想在接口輸出CAN協(xié)議的數(shù)據(jù)，那么主處理器在控制信息中修改相應的數(shù)據(jù)，控制信息寫入后FPGA將會解析控制信息，而后主處理器發(fā)送的數(shù)據(jù)便會以CAN協(xié)議的形式發(fā)送到接口上。此段數(shù)據(jù)傳輸完畢后，可以實時通過修改控制信息改變輸出數(shù)據(jù)的協(xié)議類型而無需等待重構(gòu)時間，也不受限于預先設(shè)置的接口配置信息。

驅(qū)動電路是為需要驅(qū)動的總線而設(shè)計，而無需驅(qū)動的總線則可以直接發(fā)送到選擇電路上。由于不同總線的電平波動范圍有區(qū)別，所以選擇電路設(shè)計為可通過電壓在±12 V，以適應不同總線的電平要求。選擇電路的切換時間控制在5 μs以內(nèi)，5 μs的切換時間相對數(shù)據(jù)通信的時間一般在100 μs以上，可以達到實時切換總線協(xié)議類型的目的。

1.3 節(jié)點隔離抗信號干擾技術(shù)

對于硬件電路上的電信號隔離，在單一總線掛接多個節(jié)點進行通信時，為保證掛接的節(jié)點與總線之間的隔離，增加輸入阻抗，會采用一定的隔離技術(shù)。如I2C總線，采用場效應管(MOS)+二極管的方式，隔離輸出節(jié)點的輸出直接對總線信號產(chǎn)生的影響[8]。其他多節(jié)點總線通信方式的器件也有類似的隔離技術(shù)[9]。

但是多種通信協(xié)議的節(jié)點連接到同一總線上，除了硬件上的隔離技術(shù)以外，還需要考慮不同總線通信之間信號干擾的問題，不同的總線通信格式不同，某一節(jié)點可能會收到不是自身通信協(xié)議下的信號而產(chǎn)生誤判，進入通信狀態(tài)，為保證融合總線的通信可靠性，融合總線需要定義一些特別的約束來確保每個節(jié)點能夠準確判斷總線上通過的信號。

1.3.1 硬件電路層面抗信號干擾

首先在硬件電路層面通過約束不同通信協(xié)議的信號線的共用方式來減少信號干擾，同為差分信號，1553B和CAN總線為了避免通信層面的干擾，可以按照如圖3所示的方式分配信號線，H1和L1是一對差分信號線，H2和L2是一對差分信號線，隔離1553B的通信鏈路和CAN的通信鏈路，CAN總線的一對差分線H1和L1通信時，1553B總線對應的是H1和H2，是兩根接收高電平信號的線，所以就不會接收到任何信息，此種方式可以隔離CAN總線和1553B總線互相之間的干擾。差分通信線由于其差分機制，很難在I2C或者SPI通信時收到誤通信差分信號，所以在物理層不需要考慮非差分信號會誤觸發(fā)差分通信，即便偶有一位差分信號產(chǎn)生，也不可能形成完整的通信數(shù)據(jù)，而兩種差分通信的協(xié)議互相之間已經(jīng)完全隔離了干擾的可能，故而CAN總線和1553B總線的通信信號已經(jīng)達到了抗干擾的目的。

I2C總線通信和SPI總線通信同為TTL電平信號，且都有時鐘線和數(shù)據(jù)線，串行通信的依據(jù)是時鐘線，所以為了減少誤通信信號的產(chǎn)生，將兩種協(xié)議的時鐘信號線錯開，但是不能完全保證信號干擾已經(jīng)消除，所以需要進一步的設(shè)計。

注：H1、H2為高電平1、高電平2，L1、L2為低電平1、低電平2，SDL1、SDL2為時鐘線1、時鐘線2，SDA1、SDA2為數(shù)據(jù)線1、數(shù)據(jù)線2，CS為片選線，CLK為時鐘線，MISO為主入從出，MOSI為主出從入。

圖3 四線制接口

Fig.3 Four-wire interface

1.3.2 通信協(xié)議層面抗信號干擾

為進一步保證I2C節(jié)點和SPI節(jié)點準確判斷總線上通過的信號，在通信協(xié)議層面也要有一定的約束。I2C總線協(xié)議規(guī)范中，被定義為起始S和停止P條件的情況如圖4所示，SCL 線是高電平時SDA線從高電平向低電平切換這個情況表示起始條件，SCL 是高電平時SDA 線由低電平向高電平切換表示停止條件。

圖4 起始條件和停止條件Fig.4 Start and stop condition

起始條件之后進行數(shù)據(jù)傳輸，傳輸?shù)拿恳粋€字節(jié)都帶有響應位，響應位的時鐘脈沖期間，接收器必須將SDA線拉低。起始條件和響應位雙重約束，進一步隔離了其他總線通信信號對I2C總線的信號干擾。且接收器發(fā)送信息之前必須接收到正確的地址信息和讀寫控制信息，所以被其他通信信號誤觸發(fā)的概率很小。

SPI總線通信由于是每一個節(jié)點都需要一根片選信號線，所以四線制接口只能接一個SPI部件，但是由于CS線在其他協(xié)議通信時可能會被拉低，而同時時鐘線上的電平也在不斷變化時，SPI節(jié)點就有可能在其他總線通信時收到錯誤數(shù)據(jù)。

為進一步隔離I2C節(jié)點和SPI節(jié)點互相之間的干擾，也為了防止差分信號通信時對I2C節(jié)點和SPI節(jié)點產(chǎn)生干擾，融合總線會對通信協(xié)議進行二次開發(fā)，添加更多的約束來抗信號干擾。融合總線上所有的通信協(xié)議在通信過程會加入識別碼和節(jié)點響應，相當于進行一次配對。識別碼和節(jié)點響應的信息分別為一個字節(jié)，每一個節(jié)點均會被分配一個識別碼，識別碼作為通信的最開始的一組信息，節(jié)點接收到正確的識別碼之后，會發(fā)送節(jié)點響應信息，雙方配對成功，該節(jié)點則會進入通信激活狀態(tài)，之后進行有效數(shù)據(jù)通信。節(jié)點未接收到正確的識別碼信息時，不會對總線的電平有操作，防止干擾通信過程。通過對協(xié)議的二次開發(fā)， I2C總線節(jié)點和SPI總線節(jié)點接收到誤通信信號恰好和節(jié)點自身識別碼相同的概率大約趨近于零，已經(jīng)從概率上將此兩類總線達到了抗干擾的目的。但是這也要求了掛接在融合總線上的I2C的節(jié)點和SPI的節(jié)點，不可以是不可編程的節(jié)點，要求節(jié)點可以對協(xié)議進行二次開發(fā)，在啟動通信前加入識別碼信息。

2 總線工作模式

由于融合總線的特殊性，總線競爭模式難以實現(xiàn)，多主機通信將難以控制，故而采用主從模式，但是為了能及時接受從節(jié)點主動發(fā)送的數(shù)據(jù)，將采用節(jié)點分類和動態(tài)調(diào)整總線的方式。

2.1 節(jié)點分類

根據(jù)不同節(jié)點的通信需求，構(gòu)建一個合適的通信方式，使得星上通信能夠正常進行，首先在第一層次上將總線上的工作狀態(tài)分為查詢狀態(tài)、通信狀態(tài)、空閑狀態(tài)，主從模式方便了總線狀態(tài)的管理和確認，查詢狀態(tài)即主機對各個從節(jié)點發(fā)送查詢信息，獲得從節(jié)點反饋，記錄從節(jié)點能否通信的狀態(tài)；通信狀態(tài)是主機與某個或某些節(jié)點進行數(shù)據(jù)交換；空閑狀態(tài)是既沒有進行查詢也沒有進行通信時的狀態(tài)。其次在第二層次上，由于從節(jié)點通信需求各異，在通信狀態(tài)時需要分別考慮，將節(jié)點分為完全式從節(jié)點和不完全式從節(jié)點，需要主動發(fā)送數(shù)據(jù)的節(jié)點為不完全式從節(jié)點，如遙控，不需要主動發(fā)送數(shù)據(jù)的節(jié)點為完全式從節(jié)點，只被動接受主機的控制，發(fā)送數(shù)據(jù)也是在主機問詢之后。根據(jù)衛(wèi)星綜合電子系統(tǒng)的通信需求[10]，對節(jié)點進行了整理(見表1)。

表1 星上通信節(jié)點

續(xù) 表

根據(jù)表1中節(jié)點通信需求，制定總線工作方式，首先按照遙測數(shù)據(jù)2 s發(fā)送一次作為周期，周期開始總線進入查詢狀態(tài)，并在查詢狀態(tài)結(jié)束后進入每0.2 s訪問遙控，執(zhí)行程控的循環(huán)中，2 s周期結(jié)束前進行星上狀態(tài)信息采集，向遙測節(jié)點發(fā)送遙測數(shù)據(jù)包，更新傳回地面的遙測數(shù)據(jù)，如圖5所示。此方式可以應對絕大部分星上通信需求，但是有一個限制，如果某節(jié)點需要進行不能間斷且超過0.2 s的通信，如果通信被打斷則會數(shù)據(jù)丟失甚至導致通信無效，如某些無緩存功能但數(shù)據(jù)量龐大的相機。

圖5 總線工作周期Fig.5 Working period of the bus

查詢時間估計方式如下：SPI節(jié)點只能有一個，通信速率從100 kbit/s到最高30 Mbit/s，查詢時間最多0.5 ms；I2C節(jié)點每兩根線最多驅(qū)動8個節(jié)點，所以四線制接口一共最多16個I2C節(jié)點，通信速率為100～400 kbit/s，全部查詢需要的時間最多4 ms；1553B總線協(xié)議規(guī)定最多驅(qū)動31個節(jié)點，并且需要一組差分線通信和一組差分線備份，且有廣播模式，通信速率1 Mbit/s到4 Mbit/s，查詢時間低于1 ms，CAN總線協(xié)議規(guī)定最多驅(qū)動節(jié)點數(shù)能達110個，也是一組差分線通信和一組差分線備份，通信速率125～500 Mbit/s，同樣具有廣播模式，所以查詢時間也低于1 ms。所以融合總線查詢?nèi)康墓?jié)點所需的最大查詢時間小于7 ms。

2.2 動態(tài)調(diào)整總線

為了應對星上可能出現(xiàn)的某節(jié)點需要進行不能間斷且超過0.2 s的通信的需求，可以通過將此通信過程放在與0.2 s定時器中斷同級的中斷函數(shù)中進行，則主機每0.2 s訪問一次遙控的行為則不會發(fā)生，優(yōu)先進行不可被打斷的通信，但是為了保證遙測數(shù)據(jù)能夠按時回傳，2 s定時器中斷要高于0.2 s定時器中斷，所以總線并不能支持進行超過2 s的不可被打斷通信，此類節(jié)點需?？趯Ｓ?，不可掛接在總線上，中斷表如圖6所示。

圖6 中斷表

3 試驗結(jié)果與分析

本試驗采用的試驗平臺如圖7和圖8所示，大板上包括控制主芯片，小板為設(shè)計的融合接口電路，連線通過面包板轉(zhuǎn)接連接SPI模塊和I2C模塊。

試驗設(shè)計首先驗證通信時從一種協(xié)議切換到另一種協(xié)議所需時間小于5 μs，相對于通信時間而言可以做到忽略不計，然后驗證從不同的模塊上收到了正確的數(shù)據(jù)。

圖7 試驗平臺Fig.7 Test platform

圖8 連線圖Fig.8 Connection diagram

由于CAN總線和1553B總線的差分通信機制，隔離得更為徹底，所以驗證系統(tǒng)時選擇I2C模塊和SPI模塊進行測試，如圖8所示總線上同時連接了I2C模塊和SPI模塊，第一次試驗時先后讀I2C模塊的數(shù)據(jù)和SPI模塊的數(shù)據(jù)，并計算I2C模塊通信結(jié)束之后，總線切換為SPI通信之前，到SPI通信結(jié)束時的時間。第二次試驗只進行SPI通信，計算SPI通信所需的時間。兩次計算的時間差則為加入了協(xié)議切換后多出來的時間。

從圖9得知在加入切換協(xié)議這一步時，通信時間增加了2 μs，協(xié)議切換的時間達到了設(shè)計要求小于5 μs。

然后驗證收到的數(shù)據(jù)是否是正確的數(shù)據(jù)，在通信過程中通過示波器的探頭點到模塊的數(shù)據(jù)輸出管腳，捕捉到通信的波形來進行判斷，如圖10是I2C和SPI通信的電壓波形圖，前八位分別是0x18和0x7f，通信數(shù)據(jù)正確。

圖9 試驗結(jié)果Fig.9 Testing result

圖10 I2C和SPI的輸出時鐘和數(shù)據(jù)電壓波形圖Fig.10 Voltage of output clock as well as data of I2C and SPI

4 結(jié)束語

本文設(shè)計的融合總線通用接口囊括了I2C總線、SPI總線、1553B總線和CAN總線等4種協(xié)議的總線，總線通信速率根據(jù)節(jié)點的協(xié)議不同最高可達30 Mbit/s(SPI協(xié)議的理論值)，通過在FPGA平臺開發(fā)和硬件電路的設(shè)計，實現(xiàn)了在融合總線接口上掛接不同的通信協(xié)議模塊并成功通信，且能夠達到實時切換。掛接多種協(xié)議的模塊時不同通信協(xié)議的模塊之間通信也沒有被干擾，能夠正確的收到通信數(shù)據(jù)。另外根據(jù)綜合電子系統(tǒng)作為主機的通信需求和星上各個從節(jié)點的通信需求，規(guī)定了總線的工作方式，節(jié)點通信最高支持2 s以內(nèi)的不間斷通信。本設(shè)計旨在提高衛(wèi)星綜合電子系統(tǒng)的兼容性，當發(fā)生在軌模塊更換行為時，擁有融合總線通用接口的衛(wèi)星可以適用于更多種類的可更換模塊，無論是升級功能還是重構(gòu)功能均能有更好的包容性，但是融合總線不適合掛接需要長時間不間斷占用通信口的節(jié)點和設(shè)備，該類節(jié)點適合?？趯Ｓ茫尤肟偩€反而不便。本文作為驗證系統(tǒng)故設(shè)計較為簡潔，但是可擴展性強，通信的自由度高。此融合總線通用接口可為衛(wèi)星在軌升級提供良好的基礎(chǔ)。