胡西閣，張 偉，王 瑞，靳 凡，王 宇

(中國(guó)空間技術(shù)研究院西安分院，西安 710000)

0 引言

隨著數(shù)傳系統(tǒng)傳輸信息量的不斷增大，為充分利用頻率資源，提高有限頻帶帶寬的數(shù)據(jù)速率和頻譜利用率，需要使用8PSK等高階調(diào)制和成形濾波相結(jié)合進(jìn)行傳輸[1-5]。其中成形濾波器的作用是對(duì)發(fā)送的頻譜進(jìn)行專門加工，使其在消除碼間串?dāng)_的前提下，壓縮信號(hào)頻帶。以無(wú)線通信中廣泛采用的根升余弦成形濾波器為例，成形因子為0.5時(shí)，信號(hào)頻寬壓縮為未成形時(shí)的3/4，頻譜效率提升約1.3倍。成形濾波器可以通過(guò)模擬和數(shù)字方式實(shí)現(xiàn)，基于FPGA和高速DAC的數(shù)字成形濾波由于具有參數(shù)靈活可配置、適應(yīng)性強(qiáng)以及不損失主瓣信號(hào)功率等顯著特點(diǎn)，正逐漸取代傳統(tǒng)的模擬濾波器。

星載高速調(diào)制器基帶處理主要完成二進(jìn)制信息串并轉(zhuǎn)換、星座映射、成形濾波、數(shù)模轉(zhuǎn)換等功能，其中數(shù)模轉(zhuǎn)換前的功能一般通過(guò)FPGA來(lái)實(shí)現(xiàn)，數(shù)模轉(zhuǎn)換則通過(guò)高速DAC器件進(jìn)行。由于傳輸速率很高，成形濾波采樣倍數(shù)選擇通常不能太高。文獻(xiàn)[4]中，日本研究人員在數(shù)傳通信系統(tǒng)中實(shí)現(xiàn)了2.5倍采樣成形濾波，系統(tǒng)中符號(hào)速率為100Msps，DAC采樣率為250MHz。文獻(xiàn)[6]中選取4倍采樣實(shí)現(xiàn)150Msps符號(hào)速率的成形濾波。文獻(xiàn)[7]中構(gòu)建模型仿真了1Gsps符號(hào)速率下4倍采樣的誤碼性能，但并未考慮星載高速調(diào)制器工程應(yīng)用問(wèn)題。例如符號(hào)速率為1Gsps，使用4倍采樣時(shí)，則DAC應(yīng)當(dāng)具有4GHz采樣頻率，工程應(yīng)用極為困難。一方面，可用于星載調(diào)制器的宇航級(jí)DAC采樣率受限，另一方面FPGA與DAC之間進(jìn)行如此高速率數(shù)據(jù)傳輸，接口設(shè)計(jì)極其復(fù)雜。

為進(jìn)一步減輕DAC采樣壓力，減小FPGA與DAC之間傳輸數(shù)據(jù)速率，設(shè)計(jì)和實(shí)現(xiàn)2倍符號(hào)速率采樣的成形濾波器并應(yīng)用于700Msps符號(hào)速率(信息速率2.1Gbps)8PSK調(diào)制器中。占用FPGA資源明顯小于3倍采樣，主要性能指標(biāo)滿足型號(hào)使用需求，雖稍差于3倍采樣，但DAC采樣頻率降低了1/3，提升了傳輸效率，為后續(xù)星載高速調(diào)制器研制提供了參考。

1 數(shù)字成形濾波設(shè)計(jì)

奈奎斯特第一準(zhǔn)則提出的無(wú)失真?zhèn)鬏敆l件可以保證信號(hào)在接收端采樣時(shí)無(wú)碼間串?dāng)_。滿足乃奎斯特準(zhǔn)則的濾波器很多，比如理想低通濾波器、升余弦濾波器、高斯濾波器等。在數(shù)字通信領(lǐng)域，發(fā)送端廣泛采用根升余弦濾波器作為成形濾波器。根升余弦濾波器傳輸函數(shù)[8]為：

(1)

式(1)中Ts表示符號(hào)周期，α表示成形系數(shù)。當(dāng)α=0時(shí)，即幅頻特性理想低通，此時(shí)信道帶寬最窄，單這種信道物理上是無(wú)法實(shí)現(xiàn)的。當(dāng)α=1時(shí)，傳輸帶寬則為符號(hào)速率的兩倍。在高速數(shù)傳系統(tǒng)中，從帶寬而言，希望盡可能取小。但α減小，眼圖過(guò)零點(diǎn)“波形過(guò)渡抖動(dòng)”卻加劇，這對(duì)接收端定時(shí)恢復(fù)電路的性能產(chǎn)生不良影響，進(jìn)而影響整個(gè)系統(tǒng)的性能。工程實(shí)現(xiàn)時(shí)α通常取0.15～0.5。

成形濾波器采用有限沖擊響應(yīng)(FIR)濾波器，可以實(shí)現(xiàn)嚴(yán)格的線性相位。濾波器階數(shù)為33，濾波器抽頭系數(shù)量化位數(shù)為10, 根升余弦成形系數(shù)α選取0.5。設(shè)計(jì)符號(hào)速率為700Msps，進(jìn)行2倍采樣，因此采樣頻率Fs、截止頻率Fc分別設(shè)置為1.4GHz、0.35GHz。

對(duì)應(yīng)的幅頻響應(yīng)和對(duì)應(yīng)的沖擊響應(yīng)如圖1、圖2所示。

圖1 濾波器幅頻響應(yīng)

圖2 濾波器沖擊響應(yīng)

從圖中可以看出，濾波器在射頻上對(duì)應(yīng)的30dB帶寬為1041.6MHz，與理論計(jì)算值2(1+α)*Rs=1050 MHz(式中Rs表示符號(hào)速率)基本一致，濾波器設(shè)計(jì)結(jié)果符合預(yù)期。

2 成形濾波器實(shí)現(xiàn)

FPGA內(nèi)采用查找表法來(lái)實(shí)現(xiàn)成形濾波，查找表法是預(yù)先將所有可能的成形后的基帶波形的樣本值存儲(chǔ)起來(lái)，根據(jù)輸入數(shù)據(jù)序列，從存儲(chǔ)器中輸出相應(yīng)的波形[9-12]，這種方法實(shí)現(xiàn)簡(jiǎn)單。查找表中存儲(chǔ)的數(shù)據(jù)是所需濾波器沖擊響應(yīng)與輸入數(shù)據(jù)的卷積值，表值產(chǎn)生如圖3所示如下：

圖3 查找表存儲(chǔ)值產(chǎn)生原理圖

由于調(diào)制符號(hào)速率達(dá)到了700Msps，使用2倍符號(hào)速率采樣時(shí)，成型濾波后速率高達(dá)1.4Gsps，無(wú)法串行實(shí)現(xiàn)，因此采用并行映射和成行濾波結(jié)合的實(shí)現(xiàn)方案。星座映射時(shí)，每12比特映射成4個(gè)符號(hào)，即4個(gè)I、Q電平組合，取值范圍均為+3、+1、-1、-3。I路和Q路分別送入相同的成形濾波器進(jìn)行濾波。

濾波器輸入為4個(gè)符號(hào)，因此要在一個(gè)時(shí)鐘周期內(nèi)計(jì)算出4個(gè)符號(hào)的濾波結(jié)果，實(shí)現(xiàn)原理如圖4所示，u1為移位寄存器，u2為鎖存器，u2輸出的低17位數(shù)據(jù)形成地址A1送入子濾波器1進(jìn)行成型濾波，u2的1～17位數(shù)據(jù)形成地址A2送入子濾波器2，u2的2～18位數(shù)據(jù)據(jù)形成地址A3送入子濾波器3、u2的3～19位數(shù)據(jù)形成地址A4送入子濾波器4，4個(gè)子濾波器完全相同且每個(gè)濾波器讀取速率為175Msps，從而降低了對(duì)時(shí)序的要求。

圖4 并行濾波實(shí)現(xiàn)框圖

由于濾波前內(nèi)插值為0，將上述子濾波器進(jìn)一步分解，系數(shù)分為2相，第一相為h(0)、h(2)、h(4)、h(6)、h(8)、h(10)、h(12)、h(14)、h(16)、h(18)、h(20)、h(22)、h(24)、h(26)、h(28)、h(30)、h(32)；第二相為h(1)、h(3)、h(5)、h(7)、h(9)、h(11)、h(13)、h(15)、h(17)、h(19)、h(21)、h(23)、h(25)、h(27)、h(29)、h(31)，查找表中存儲(chǔ)+3、+1、-1、-3與相應(yīng)系數(shù)相乘后的結(jié)果，量化時(shí)已考慮累加結(jié)果不會(huì)溢出，不會(huì)超出DAC的量化范圍。濾波后的輸出分別為17位數(shù)據(jù)與第一相對(duì)應(yīng)系數(shù)查找表后累加結(jié)果、后16位數(shù)據(jù)與第二項(xiàng)對(duì)應(yīng)系數(shù)查找表后累加結(jié)果。

3 測(cè)試試驗(yàn)與結(jié)果分析

3.1 性能測(cè)試

為對(duì)上述2倍符號(hào)速率采樣成形濾波效果進(jìn)行測(cè)量及驗(yàn)證，構(gòu)建測(cè)量系統(tǒng)如圖5所示，基帶處理電路中包含F(xiàn)PGA及兩片DAC，用于產(chǎn)生經(jīng)過(guò)DAC轉(zhuǎn)換后的I、Q兩路基帶信號(hào)。采用8PSK調(diào)制方式，傳輸速率為2.1Gbps，成形濾波選用2倍采樣的根升余弦濾波器，滾降因子為0.5。調(diào)制單元完成將基帶處理電路產(chǎn)生的I、Q兩路波形調(diào)制到所需的載波頻率上。通過(guò)示波器和頻譜儀觀測(cè)信號(hào)質(zhì)量，示波器端設(shè)置符號(hào)速率為700Msps,匹配濾波器為根升余弦滾降特性濾波性，滾降因子與發(fā)送端一致為0.5。測(cè)試的主要技術(shù)指標(biāo)要求為EVM≤15%、幅度不平衡≤1dB、相位不平衡≤4°。

圖5 成形濾波測(cè)量系統(tǒng)

通過(guò)示波器測(cè)得解調(diào)后星座圖如圖6所示，從圖中可以看出，解調(diào)后的EVM為10.30%，動(dòng)態(tài)幅度不平衡0.095dB，相位不平衡2.034°。頻譜主瓣帶寬與預(yù)期的1050 MHz一致?；?倍采樣的成形濾波應(yīng)用在8PSK調(diào)制中性能指標(biāo)滿足星載高速調(diào)制器使用需求。

(a)星座圖 (b)頻譜圖

3.2 實(shí)現(xiàn)資源及測(cè)試性能對(duì)比

由于3倍采樣已廣泛應(yīng)用于目前星載高速調(diào)制器中，為對(duì)2倍采樣成形濾波效果進(jìn)一步評(píng)估，對(duì)二者從實(shí)現(xiàn)資源及測(cè)試性能兩方面進(jìn)行對(duì)比分析。

2倍和3倍采樣成形濾波器在FPGA內(nèi)綜合后占用資源情況如表1所示，從表中可以看出，2倍采樣所使用查找表(LUT)約為3倍采樣的0.56倍，觸發(fā)器(FF)約為3倍采樣的0.49倍，主要資源明顯小于3倍采樣。

表1 2倍和3倍采樣使用FPGA資源對(duì)比

在同一硬件環(huán)境下進(jìn)行了3倍采樣的比對(duì)測(cè)試。3倍采樣時(shí)頻譜圖和星座圖比較如圖7所示。2倍和3倍采樣性能比對(duì)如表2所示：

(a)星座圖 (b)頻譜圖

表2 2倍和3倍采樣性能對(duì)比

從表中可以看出2倍采樣時(shí)EVM和幅相不平衡指標(biāo)稍差于3倍采樣，其中EVM與3倍采樣相比，變大約1.24%，但變化幅度不明顯。頻譜方面，與3倍采樣相比，2倍采樣時(shí)出現(xiàn)時(shí)鐘泄露和旁瓣，但射頻通道帶通濾波器可有效濾除其帶來(lái)的影響，因此不會(huì)影響其在數(shù)傳系統(tǒng)中的使用。

4 結(jié)論

文章針對(duì)星載高速調(diào)制器數(shù)字成形濾波器采樣倍數(shù)選擇問(wèn)題，設(shè)計(jì)和實(shí)現(xiàn)基于2倍符號(hào)速率采樣的高速并行成形濾波器并應(yīng)用于8PSK調(diào)制器中，占用FPGA資源明顯小于3倍采樣，主要性能指標(biāo)滿足工程應(yīng)用需求，EVM達(dá)到10.3%。雖稍差于3倍采樣，但DAC采樣頻率降低了1/3，減小了FPGA與DAC之間傳輸數(shù)據(jù)速率，提升了傳輸效率，為后續(xù)星載高速調(diào)制器研制提供了指導(dǎo)和參考，在高速率傳輸時(shí)具有廣闊的應(yīng)用前景。