唐萬(wàn)軍，張世莉

（中國(guó)電子科技集團(tuán)公司第二十四研究所，重慶 400060）

引言

MOSFET 由于具有良好的電壓控制和低導(dǎo)通阻抗的開關(guān)特性，在各類功率電子電路中得到了廣泛應(yīng)用。隨著應(yīng)用需求牽引和工藝技術(shù)的發(fā)展，功率MOSFET 在性能不斷提升的同時(shí)，其自身可靠性也已處于較高的水平。但在實(shí)際應(yīng)用中，MOSFET 卻是功率電子電路中失效率較高的器件，直接影響著系統(tǒng)可靠性。如何提高M(jìn)OSFET 的應(yīng)用可靠性已引起越來(lái)越多電子工程師的重點(diǎn)關(guān)注[1]。

根據(jù)制造廠家和專業(yè)失效分析機(jī)構(gòu)的統(tǒng)計(jì)數(shù)據(jù)，MOSFET 在應(yīng)用中表現(xiàn)出的主要失效模式為短路、開路和參數(shù)漂移，其中最常見的為短路失效，約占總失效比例的70%。經(jīng)分析，除少部分為元件自身存在制造缺陷外，主要還是與選型不合理及應(yīng)用不當(dāng)有關(guān)。

本文在介紹幾例典型失效案例的基礎(chǔ)上，總結(jié)了導(dǎo)致MOSFET 失效的主要因素，給出了從物料選用到應(yīng)用加工各環(huán)節(jié)提高M(jìn)OSFET 應(yīng)用可靠性的注意事項(xiàng)和方法。

1 典型失效案例

1.1 元件內(nèi)部分層導(dǎo)致局部過(guò)熱燒毀失效

某塑封P 型MOSFET 用于圖1 所示線性電壓調(diào)整電路，在加電測(cè)試過(guò)程中出現(xiàn)輸出電壓失控，經(jīng)檢測(cè)確認(rèn)為P 型MOSFET 出現(xiàn)短路性失效所致。

圖1 電壓調(diào)整電路原理簡(jiǎn)圖

圖2 器件分層掃描聲學(xué)顯微圖

進(jìn)一步開封檢測(cè)內(nèi)部，發(fā)現(xiàn)MOSFET 柵源金屬化區(qū)沒有玻璃鈍化保護(hù)，內(nèi)部存在多處燒毀點(diǎn)。結(jié)合芯片失效點(diǎn)位置分布及SEM 形貌，分析結(jié)論為元件內(nèi)部存在分層，水汽易侵入并聚集到芯片表面，導(dǎo)致芯片局部漏電，最終引起芯片局部過(guò)熱燒毀。

1.2 鍵合損傷導(dǎo)致漏電流增大失效

某采用混合集成工藝的開關(guān)電源模塊在進(jìn)行輸入阻抗測(cè)試時(shí)，發(fā)現(xiàn)輸入阻抗明顯低于正常值（正常值約60 kΩ，實(shí)測(cè)值約800 Ω）。經(jīng)對(duì)電源模塊內(nèi)部進(jìn)行檢測(cè)分析，確認(rèn)為輸入功率回路的功率開關(guān)MOSFET 的關(guān)斷阻抗偏低所致。

將失效樣品芯片委托專業(yè)分析機(jī)構(gòu)進(jìn)行失效原因分析，經(jīng)對(duì)MOSFET 進(jìn)行I/V 特性測(cè)試，發(fā)現(xiàn)G-S、G-D間呈現(xiàn)出漏電特性，D-S 間呈現(xiàn)出明顯的并聯(lián)電阻特性；進(jìn)行激光掃描顯微分析（OBIRCH），發(fā)現(xiàn)芯片表面存在一個(gè)電流熱點(diǎn)，表明該區(qū)域存在缺陷。檢查芯片外觀無(wú)異常。去除芯片金屬化層后，在掃描電子顯微鏡下發(fā)現(xiàn)電流熱點(diǎn)區(qū)域介質(zhì)層存在破損、塌陷，原胞附近柵極區(qū)域有小面積熔融形貌，但無(wú)明顯持續(xù)電流、電壓作用的失效特征（見圖3）。

圖3 MOSFET 燒毀點(diǎn)SEM 形貌圖

針對(duì)芯片失效原因的分析結(jié)論為，MOSFET 芯片柵極受損導(dǎo)致局部耐壓下降，柵氧層發(fā)生輕微的電壓擊穿，D-G-S間形成漏電通道，表現(xiàn)為判斷狀態(tài)下DS阻抗偏低。進(jìn)一步分析確認(rèn)，損傷點(diǎn)位于引線鍵合點(diǎn)正下方，結(jié)合試驗(yàn)驗(yàn)證情況，確認(rèn)柵極損傷是由芯片引線鍵合過(guò)程引入。

1.3 散熱不良導(dǎo)致過(guò)熱燒毀失效

某采用混合集成工藝的開關(guān)電源模塊在持續(xù)工作約10 h 后突然出現(xiàn)無(wú)輸出性失效，經(jīng)開帽檢測(cè)，確認(rèn)功率回路開關(guān)MOSFET 芯片出現(xiàn)燒毀失效。對(duì)失效芯片進(jìn)一步分析，在芯片源極有燒毀熔融形貌和裂紋（所有裂紋從失效點(diǎn)向外延伸），柵極區(qū)域無(wú)異常。燒毀點(diǎn)SEM 形貌如圖4 所示。從失效點(diǎn)形貌特征，判定失效為過(guò)熱引起。

圖4 MOSFET 燒毀點(diǎn)SEM 形貌圖

再對(duì)芯片的燒結(jié)質(zhì)量進(jìn)行檢查，發(fā)現(xiàn)芯片下方存在較大的空洞（如圖5），失效點(diǎn)正位于空洞區(qū)域內(nèi)。

結(jié)合熱分析及試驗(yàn)驗(yàn)證情況，最終確定MOSFET 出現(xiàn)過(guò)熱失效是由于芯片下方存在燒結(jié)空洞，芯片散熱不良，在長(zhǎng)時(shí)間工作時(shí)芯片過(guò)熱擊穿所致。

2 提高應(yīng)用可靠性的措施

根據(jù)器件的失效機(jī)理以及對(duì)歷年來(lái)失效案例的統(tǒng)計(jì)情況，MOSFET 在使用過(guò)程中失效的主要因素可以歸納為：與元件質(zhì)量有關(guān)的因素（芯片制造缺陷、封裝缺陷等）、與工藝有關(guān)的因素（靜電損傷、機(jī)械損傷、溫度應(yīng)力、焊接質(zhì)量等）和與應(yīng)用有關(guān)的因素（過(guò)電應(yīng)力、熱應(yīng)力、機(jī)械應(yīng)力等）。

首先，從公平的角度來(lái)看。公平正義是千百年來(lái)人類不懈追求的一種美好理想和愿望，也是社會(huì)主義核心價(jià)值觀的主要內(nèi)容。但是公平正義不等于搞平均主義。每一個(gè)個(gè)體都是存在差異的，即使是剛?cè)雽W(xué)的一年級(jí)小朋友，身高、視力、聽力、性格、習(xí)慣等也各不相同。難道摒棄這些客觀因素，忽視個(gè)體差異的真實(shí)存在，而改成機(jī)械、純粹的座位輪換制，就是真正意義上的公平嗎？試想一下，到了小學(xué)高年級(jí)，孩子的身高、學(xué)習(xí)習(xí)慣等都會(huì)有十分明顯的區(qū)別，一米三的小不點(diǎn)躲在一米七的大個(gè)子后面，小胡子和大姑娘坐在一起，調(diào)皮搗蛋的和文文靜靜的勉強(qiáng)同桌，這就是公平？看似絕對(duì)公平的座位輪換制，實(shí)則是嚴(yán)重的不公正，是對(duì)學(xué)生身心的另一種傷害。

為了提高M(jìn)OSFET 應(yīng)用的可靠性，在器件選型、應(yīng)用設(shè)計(jì)及工藝加工各環(huán)節(jié)，針對(duì)可能引起MOSFET 失效的因素，需要采取相應(yīng)的控制措施。

2.1 器件選型及來(lái)料控制

該階段的控制目標(biāo)是器件選型合理、來(lái)料質(zhì)量可控。

器件選型時(shí)應(yīng)在物料合格供應(yīng)商的符合預(yù)定質(zhì)量等級(jí)要求的產(chǎn)品目錄內(nèi)，選擇滿足設(shè)計(jì)技術(shù)要求的器件，同時(shí)還應(yīng)關(guān)注器件的技術(shù)成熟度和應(yīng)用限制（包括工藝要求）。盡量避免選用技術(shù)不成熟或?qū)?yīng)用有特殊要求的器件。

圖5 MOSFET 芯片位置及焊結(jié)空洞圖

在來(lái)料檢驗(yàn)階段，除進(jìn)行電特性檢驗(yàn)外，還應(yīng)制定并實(shí)施有針對(duì)性的可靠性評(píng)估方案（如X 射線檢查、超聲檢測(cè)、DPA 試驗(yàn)等），以便能夠有效評(píng)價(jià)器件批次性質(zhì)量。必要時(shí)，應(yīng)對(duì)每批次來(lái)料進(jìn)行100 %的補(bǔ)充篩選，以剔除可能存在的早期失效品。但補(bǔ)充篩選應(yīng)充分評(píng)估試驗(yàn)附加風(fēng)險(xiǎn)并采取相應(yīng)的控制或防護(hù)措施，避免試驗(yàn)過(guò)程引入新的失效模式，如靜電損傷、受潮、引出端氧化等。

2.2 應(yīng)用設(shè)計(jì)

應(yīng)用設(shè)計(jì)階段的核心是讓MOSFET 器件工作在安全狀態(tài)，通過(guò)開展電路可靠性及環(huán)境適應(yīng)性設(shè)計(jì)，如降額設(shè)計(jì)、熱應(yīng)力和結(jié)構(gòu)應(yīng)力分析，避免承受過(guò)電應(yīng)力、過(guò)溫度應(yīng)力和異常機(jī)械應(yīng)力[2]。設(shè)計(jì)時(shí)主要應(yīng)進(jìn)行以下考慮：

1）對(duì)柵極驅(qū)動(dòng)電壓幅度控制，必要時(shí)還需進(jìn)

行靜電防護(hù)，避免出現(xiàn)柵氧化層擊穿。

2）控制D 極電壓幅值和尖峰，避免D-S 間體二極管因持續(xù)的雪崩擊穿而失效。

3）進(jìn)行合理的熱匹配設(shè)計(jì)，避免器件在散熱界面因溫度系數(shù)差異大而產(chǎn)生熱應(yīng)力；選擇有效的散熱方式，有效降低熱阻，避免在正常工作狀態(tài)下溫升超過(guò)安全范圍。

4）MOSFET 構(gòu)成橋式應(yīng)用時(shí)，應(yīng)有合理的死區(qū)時(shí)間，避免橋臂同側(cè)MOSFET 出現(xiàn)共態(tài)導(dǎo)通。

5）選擇合理的驅(qū)動(dòng)方式和工作頻率，控制工作在開關(guān)態(tài)MOSFET 在放大狀態(tài)的停留時(shí)間，降低開關(guān)損耗；

6）設(shè)計(jì)必要的過(guò)/欠壓及過(guò)流/短路保護(hù)電路，避免MOSFET 承受過(guò)功率或工作在非正常狀態(tài)；

7）合理的布局和結(jié)構(gòu)設(shè)計(jì)，控制基板形變量，避免在生產(chǎn)、使用過(guò)程中承受異常的機(jī)械應(yīng)力。

2.3 工藝加工

工藝加工階段的核心是讓器件安全可靠地裝配到基板上，同時(shí)要避免在加工過(guò)程中承受過(guò)溫度應(yīng)力、靜電損傷和機(jī)械損傷。因此，工藝加工時(shí)應(yīng)進(jìn)行以下考慮：

1）全過(guò)程實(shí)施有效的靜電防護(hù)。

2）選擇合適的工藝套路，避免工藝裝配過(guò)程對(duì)器件產(chǎn)生異常的溫度應(yīng)力或機(jī)械應(yīng)力。

3）確保焊接質(zhì)量，必要時(shí)通過(guò)X 射線檢查識(shí)別焊接缺陷[3]。

4）裝配無(wú)封裝裸芯片時(shí)，應(yīng)根據(jù)芯片尺寸、材料優(yōu)化工藝參數(shù)，加工前需檢查劈刀是否存在粘污、破損等情況，避免引線鍵合過(guò)程對(duì)芯片產(chǎn)生機(jī)械損傷；設(shè)計(jì)合理的鍵合順序，先鍵合源極再鍵合柵極。

5）對(duì)于體積較大的MOSFET 器件，應(yīng)采取加固措施以提高產(chǎn)品的力學(xué)環(huán)境適應(yīng)性能，但需充分考慮各材料間的熱膨脹系數(shù)（CTE）匹配性，同時(shí)控制加固措施對(duì)其他性能的影響[4]。

3 結(jié)論

本文在介紹幾例典型失效案例的基礎(chǔ)上，總結(jié)了導(dǎo)致MOSFET 失效的主要因素，并結(jié)合工程實(shí)踐經(jīng)驗(yàn)，給出了從器件選型、來(lái)料質(zhì)量控制、應(yīng)用設(shè)計(jì)到工藝加工各環(huán)節(jié)提高M(jìn)OSFET 應(yīng)用可靠性的注意事項(xiàng)、方法或措施，對(duì)提高M(jìn)OSFET 的應(yīng)用可靠性具有參考價(jià)值。