費躍哲

（中國電子科技集團公司第四十七研究所，沈陽110032）

1 引 言

集成電路的起源可追溯到1906 年電子管的誕生，隨著半導體材料的發(fā)現與研究，各種研究成果不停涌現，1950 年結型晶體管出現，1951 年場效應晶體管被發(fā)明，1958 年誕生了人類歷史上第一塊集成電路，一個新的時代開始了。隨著技術的不斷進步，伴隨著摩爾定律，集成電路的集成度不斷提高。1971 年，Intel 推出1Kb DRAM，標志著大規(guī)模集成電路（LSI）出現；1988 年 16M DRAM 問世，1 平方厘米大小的硅片上集成了3500 萬個晶體管，標志著進入超大規(guī)模集成電路（VLSI）階段[1]。

今天，集成電路廣泛應用于各行各業(yè)，已經深刻改變我們這個時代。隨著集成電路的廣泛應用[2]，對集成電路穩(wěn)定性的要求越來越高，因此檢測與失效分析變得越來越重要[3]。

2 集成電路檢測常識

對相關的集成電路進行檢測之前，首先要對其內部構造完全熟知，充分了解其電路走向、功能和參數要求，還要了解其引線引腳分布走向、各引腳波形狀況及電路工作原理[4]。

測試中要避免引腳間短路。在對集成電路進行帶電測量或用示波器進行波形測試的過程中，必須絕對避免短路問題，規(guī)范的方式是在同引腳直接連接的外圍電路上進行測量。

測試中必須保證焊點牢固，避免虛焊。焊接過程必須要快速準確，一定要選取正規(guī)內熱式烙鐵。焊接完成之后，不要馬上通電測試，要先確保焊接牢固并且沒有短路，之后才能進行通電測試。

嚴格禁止在無隔離變壓器的情況下用已接地的設備進行測試。由于測試前對電氣設備的電源性質可能并不了解，誤操作可能造成電源短路并波及集成電路，進而導致器件損壞。

注意電烙鐵的絕緣操作。進行焊接時不能帶電作業(yè)，這是因為不能保證電烙鐵的絕緣性符合標準。特別是針對MOS 電路進行焊接過程，更要注意操作的嚴謹。

慎重對集成電路的損壞形成結論。因為集成電路在普遍情況下都是直接耦合的，如果之間的單個電路狀態(tài)有所變化，會直接導致測試結果的變動，并不一定是集成電路已經損壞。

注意集成電路的散熱情況。由于大功率集成電路附帶散熱器，工作時會有大量的熱量放出，散熱不佳極易引發(fā)集成電路的毀壞。

選用內阻相對大的測試儀表。為避免測試誤差，通常在選擇測量集成電路引腳直流電壓的儀表時，都會使用內阻在20KΩ/V 以上的儀器。

3 集成電路失效形式及失效分析流程

3.1 物理失效形式

集成電路的物理失效形式基本分為兩種，ESD靜電放電模式和LATCH-UP 損傷模式。

對于ESD 靜電放電模型，一般可劃分為三種：HBM 人體放電模型（human baby model）、MM 機器放電模型（Machine Model)、CDM 充電器件模型（Charged-device Model）。

人體放電模型是模擬人體靜電放電對電子器件的作用[5]。其等效電路如圖1 所示，其中R（1500Ω）為等效人體電阻，C（100pF）為等效人體電容。

圖1 人體放電模型等效電路圖

CDM 充電器件模型是已帶電的器件通過管腳與地接觸時，發(fā)生對地放電引起器件失效[6]。其典型模型如圖2 所示。

MM 機器模型是模擬帶電機器對電子器件放電造成的損傷。典型機器模型電路如圖3 所示。與HBM 人體放電模型相比，機器模型沒有電阻，電容則相對要大。

圖2 典型充電器件模型

圖3 典型機器模型電路

對于全部的集成電路失效而言，ESD 靜電放電模式和LATCH-UP 損傷模式所占比例已經超出了百分之八十[7-8]。所以集成電路抗閂鎖LATCH-UP 損傷的能力和在ESD 靜電放電等級方面的評判，已經成為集成電路整體可靠性方面的關鍵評價標準。

3.2 失效分析過程

集成電路失效分析通常分為四步流程。

首先是無損失效分析。是指在不損壞樣品的情形下，對于樣品失效情況做出評判。常用的無損失效分析手段包括：①外觀分析，即人眼進行觀測，直接鑒別電路的外觀有沒有明顯損傷和缺損；②X 射線分析，即借助X 射線對于樣品進行透視檢測，通常使用這種方式檢測集成電路引線的問題；③掃描聲學顯微鏡檢測，即借助超聲波對樣品進行檢測，可檢測器件內部問題，這種檢測方式主要針對集成電路塑封條件中的水汽或高溫導致的相關問題。

針對已經失效的集成電路，采取開封鏡檢。對于不同的集成電路及封裝方式，開封鏡檢需采用對應的不同處理方式。當前有三種處理方式：1）全剝離法。即將集成電路的外路徹底去除，僅保留內部完整芯片，進行內部電路的觀測。這個方式的缺陷就是內部電路的引線都被損壞，不能進行通電測試。2）局部去除法。即借助研磨機，對芯片覆蓋的樹脂采取研磨操作。這種方式的優(yōu)勢是開封環(huán)節(jié)沒有對芯片內的電路以及引線形成破壞，在開封之后仍可進行通電測試。3）全自動法，這個方式就是使用硫酸噴射的方式，對于計劃去除的區(qū)域進行開封處理。

對失效電路展開電性分析。電性分析技術通常劃分為三個方面，即缺陷定位、電路分析法及微探針檢測分析。(1) 缺陷定位，這項技術就是對于缺陷的具體定位方式，具體技術有：OBIRCH 技術、Emission顯微鏡技術以及液晶熱點檢測技術等。(2) 電路分析法。即對照集成電路的原理圖及芯片電路圖紙，對失效集成電路進行漸進檢測，逐步減小檢查范圍，并結合微探針檢測技術，進行失效定位。(3)微探針檢測技術。該技術通常是結合電路分析法進行，使用微探針對于內部器件的相對數值做出檢測。

最后進行的步驟是針對失效集成電路進行物理分析。物理分析的方式主要有四種。一、聚焦離子束（FIB）方式，其目的是對集成電路樣品形成剖面以便觀察，相比傳統的手工研磨法，借助聚焦離子束切削能夠做到精準的操作，獲取更高的準確率。二、掃描電子顯微鏡（SEM），目的是對于最終集成電路樣品成像并進行研究。三、透射電子顯微鏡（TEM），對比掃描電子顯微鏡，其分辨率能夠達到0.1nm 的層級，能夠對集成電路的問題做出更清晰的反饋，可以進行問題的深入探究。面對缺陷排查問題，可以行成更為精準的操作。四、VC 定位技術（Voltage Contrast）。這個技術是SEM 或FIB 在進行了升級之后形成的全新技術，它使得集成電路失效問題的確定環(huán)節(jié)更為快速精準，可以對缺陷問題精準定位。該技術的原理是，在電路板的表面，借助SEM 電子束或者FIB離子束的使用，獲取差異位置的具體電勢，并在屏幕上以差異亮度進行顯示，通過對于不同亮度的對照，尋找異常亮點，從而確認失效點的具體位置。

采用上述四種方法，可基本滿足集成電路失效分析的需求，實現問題的準確分析與定位。

4 結束語

研究了集成電路檢測的基本要求與注意事項，分析了集成電路失效的幾種基本形式，并給出一種典型的集成電路失效分析過程，整個分析過程包括無損失效分析、開封鏡檢、電性分析及物理分析等步驟，實現了對失效產品的精確分析與定位，能夠基本滿足現階段集成電路失效分析的各類需求。