陳 濤，蔡興鵬，潘大鵬

(哈爾濱工程大學(xué) 信息與通信工程學(xué)院， 黑龍江 哈爾濱 150001)

隨著高速模/數(shù)轉(zhuǎn)換器 (Analog-to-Digital Converter, ADC)的不斷發(fā)展，現(xiàn)代電子戰(zhàn)對寬帶數(shù)字接收機(jī)的需求越來越大[1-5]。然而，隨著電磁環(huán)境的不斷復(fù)雜化，雷達(dá)普遍開始采用大帶寬的低截獲率雷達(dá)信號[6]，這對傳統(tǒng)信道化寬帶數(shù)字接收機(jī)提出了非常嚴(yán)峻的考驗。傳統(tǒng)信道化寬帶數(shù)字接收機(jī)大多采用均勻信道化結(jié)構(gòu)，其信道一經(jīng)劃分，各信道監(jiān)測帶寬就不可改變[7]，在接收大帶寬信號的時候會產(chǎn)生嚴(yán)重的跨信道問題，導(dǎo)致信道判決出錯，生成錯誤的脈沖描述字信息，對后續(xù)的信號處理產(chǎn)生嚴(yán)重的影響[8-11]。

針對上述傳統(tǒng)數(shù)字接收機(jī)亟待解決的問題，壓縮采樣理論給出了新的解決方案。Chen等[12-13]提出的基于壓縮采樣的調(diào)制寬帶轉(zhuǎn)換器構(gòu)造(Modulation Wideband Converter, MWC)結(jié)構(gòu)可對頻域稀疏多帶信號進(jìn)行欠奈奎斯特(sub-Nyquist)采樣,并推導(dǎo)出了基于MWC結(jié)構(gòu)的壓縮采樣信號檢測方法。Chen等[14]將MWC結(jié)構(gòu)從模擬域擴(kuò)展到離散域，推導(dǎo)得出了基于MWC結(jié)構(gòu)的新型數(shù)字寬帶接收機(jī)。Chen等[15]進(jìn)一步通過MWC結(jié)構(gòu)對欠奈奎斯特采樣信號進(jìn)行了頻譜估計。文獻(xiàn)[16]擴(kuò)展了MWC結(jié)構(gòu)的能力，提出了一個完整的欠采樣雷達(dá)數(shù)字接收機(jī)。文獻(xiàn)[17]利用MWC離散壓縮采樣數(shù)據(jù)，完成了基于壓縮采樣寬帶數(shù)字接收機(jī)的脈內(nèi)調(diào)制類型識別。文獻(xiàn)[18]進(jìn)一步提出了MWC均勻線陣結(jié)構(gòu)，提高了MWC的靈敏度和重構(gòu)精度。文獻(xiàn)[19-21]分別研究了不同的MWC均勻線陣結(jié)構(gòu)，完成了信號載頻和到達(dá)角的聯(lián)合重構(gòu)。Rani等[22]從概念、原理、實現(xiàn)和應(yīng)用等不同角度對現(xiàn)有的基于MWC結(jié)構(gòu)的壓縮感知系統(tǒng)進(jìn)行了整體綜述。

但是上述文獻(xiàn)均采用了對ADC采樣得到的離散數(shù)據(jù)，先混頻再濾波最后抽取的MWC結(jié)構(gòu)。在實際工程應(yīng)用中，ADC的隨路時鐘往往處在一個很高的頻率，導(dǎo)致現(xiàn)有MWC結(jié)構(gòu)整體工作在較高的數(shù)據(jù)速率下。受限于現(xiàn)有現(xiàn)場可編程門陣列(Field Programmable Gate Array, FPGA)芯片的工作速率，現(xiàn)有的MWC數(shù)字接收機(jī)結(jié)構(gòu)無法在FPGA端進(jìn)行工程上的物理實現(xiàn)。

1 MWC數(shù)字接收機(jī)原理

文獻(xiàn)[23]指出，電子偵察環(huán)境中的非合作信號通常在時頻二維平面上是稀疏分布的，且現(xiàn)如今電子戰(zhàn)戰(zhàn)場中雷達(dá)發(fā)射信號均為脈沖形式，信號頻譜不會充滿整個監(jiān)測頻段，因此電子戰(zhàn)接收機(jī)接收信號可以被視為頻域稀疏信號，故可以使用MWC結(jié)構(gòu)的寬帶數(shù)字接收機(jī)對信號進(jìn)行欠采樣，再利用信號重構(gòu)算法對原始信號進(jìn)行恢復(fù)。

原型MWC結(jié)構(gòu)離散壓縮采樣數(shù)字寬帶接收機(jī)的總體結(jié)構(gòu)如圖1所示。該接收機(jī)處理信號為經(jīng)過ADC采樣后的數(shù)字信號，在各支路上離散數(shù)字信號經(jīng)過偽隨機(jī)序列(Pseudo-Random Sequence，PRS)混頻后，其頻譜被混頻到所有子帶上，選用低通濾波器進(jìn)行濾波，再對濾波后的信號進(jìn)行抽取，便可以得到MWC數(shù)字接收機(jī)輸出的壓縮采樣信號。

假設(shè)MWC壓縮采樣寬帶數(shù)字接收機(jī)接收到的一個脈沖信號的離散數(shù)字模型如式(1)所示：

x[n]=s[n]+η[n], 0≤n

(1)

式中，x[n]為接收機(jī)處理的采樣信號，s[n]為采樣信號中的有用信號，η[n]表示信號中的噪聲，N為原始信號采樣點(diǎn)數(shù)。則x[n]的離散時間傅立葉變換為：

(2)

式中，TNYQ表示ADC采樣時間間隔。

圖1 現(xiàn)有MWC數(shù)字接收機(jī)總體框圖Fig.1 Existing MWC digital receiver general block diagram

文獻(xiàn)[14]提出的離散MWC數(shù)字接收機(jī)結(jié)構(gòu)所采用的混頻信號為循環(huán)移位的周期性PRS，其第m路的主值序列pm[n]與第1路的主值序列p1[n]之間存在如下關(guān)系：

pm[n]=p1[n-m+1]MpRMp[n]

(3)

(4)

式中，l代表子帶索引號。

(5)

之后對混頻后的信號進(jìn)行低通濾波，并對濾波后的信號進(jìn)行Mp倍抽取操作，最終得到MWC一個支路輸出。假設(shè)使用低通濾波器進(jìn)行濾波，根據(jù)文獻(xiàn)[16]可知，最終推導(dǎo)得到第m路輸出為：

(6)

為了保證后續(xù)壓縮采樣信號的完整重構(gòu)，MWC壓縮采樣寬帶數(shù)字接收機(jī)支路數(shù)需要滿足如式(7)所示條件[24]。

M≥CKlg(Mp/K)

(7)

式中：K為信號的頻域稀疏度，M為支路個數(shù)，C為一個獨(dú)立的正整數(shù)。

2 新型MWC數(shù)字接收機(jī)結(jié)構(gòu)推導(dǎo)

從圖1中可以看出，現(xiàn)有MWC壓縮采樣數(shù)字寬帶接收機(jī)的混頻模塊和低通濾波模塊均工作在高速奈奎斯特采樣頻率下。這使得現(xiàn)有MWC數(shù)字壓縮接收機(jī)雖然為后續(xù)數(shù)字信號處理節(jié)省了大量的冗余采樣數(shù)據(jù)，但是整體接收機(jī)結(jié)構(gòu)仍然工作在高速數(shù)據(jù)速率下。

本節(jié)將在現(xiàn)有MWC數(shù)字壓縮接收機(jī)的基礎(chǔ)上，利用低通濾波器抽取前移定理和混頻偽隨機(jī)序列的周期特性，推導(dǎo)得到多相MWC結(jié)構(gòu)的壓縮采樣寬帶數(shù)字接收機(jī)。與原型接收機(jī)結(jié)構(gòu)相比，在消耗相同乘法器資源的情況下，可以大幅降低接收機(jī)工作時的數(shù)據(jù)速率，使其可以在FPGA端進(jìn)行物理實現(xiàn)。

2.1 多相濾波抽取前移

假設(shè)MWC結(jié)構(gòu)中低通濾波器單位脈沖響應(yīng)為h[n]，則其Z變換可以表示為:

(8)

對式(8)進(jìn)行Mp倍的抽取可以得到其多相形式如式(9)所示。

(9)

記

(10)

則可將式(9)變換為式(11)的形式。

(11)

若將M倍的抽取器前移到濾波器之前，則濾波器的變量z的冪會減少M(fèi)倍[25]。因此，將現(xiàn)有MWC結(jié)構(gòu)中的Mp倍抽取器前移到多相形式的低通濾波器之前，則可以得到抽取前移后濾波器單位脈沖響應(yīng)的Z變換為：

(12)

因此，得到單支路的多相MWC濾波抽取前移結(jié)構(gòu)圖如圖2所示。

圖2 單支路多相濾波抽取前移示意圖Fig.2 Single polyphase filter extraction forward shift diagram

2.2 新型多相結(jié)構(gòu)

由于原型MWC壓縮采樣接收機(jī)中，混頻序列具有周期性，其周期為Mp。這說明，對于該接收機(jī)某一支路來說，信號每隔Mp個點(diǎn)所乘的數(shù)是相同的，即為該支路混頻序列主值序列中的第i個元素。所以將MWC結(jié)構(gòu)中各支路PRS的主值序列所有Mp個元素與多相低通濾波器中的對應(yīng)項并行排列，即可構(gòu)成新的多相MWC結(jié)構(gòu)。新多相結(jié)構(gòu)的單位脈沖響應(yīng)的Z變換如式(13)所示。

(13)

若定義：

(14)

則仍可以將多相結(jié)構(gòu)的單位脈沖響應(yīng)的Z變換表示成式(12)的形式。從而得到如圖3所示的新多相結(jié)構(gòu)。

從圖3中可以看出，原結(jié)構(gòu)中的混頻模塊實現(xiàn)方式變?yōu)檩斎胄盘柛鼽c(diǎn)與該路PRS的主值序列各點(diǎn)并行相乘，而主值序列中元素均為已知常數(shù)，因此，根據(jù)數(shù)乘的交換律，可以再次將抽取模塊提前到混頻模塊之前，最終得到如圖4所示的單路壓縮采樣寬帶數(shù)字接收機(jī)的多相結(jié)構(gòu)形式。

圖3 新型多相結(jié)構(gòu)框圖Fig.3 Diagram of the new polyphase structure

圖4 單路新型多相MWC接收機(jī)支路框圖Fig.4 Single branch diagram of new polyphase MWC receiver

考慮到接收機(jī)輸出數(shù)據(jù)需要M個支路來進(jìn)行信號重構(gòu)，因此考慮M路結(jié)構(gòu)模型，推導(dǎo)出M路新型MWC壓縮采樣接收機(jī)如圖5所示。

圖5 新型多相MWC接收機(jī)整體框圖Fig.5 Global diagram of new polyphase MWC receiver

從圖5可以看出，與圖1的現(xiàn)有MWC寬帶數(shù)字接收機(jī)結(jié)構(gòu)相比較，本文提出的多相MWC結(jié)構(gòu)寬帶數(shù)字接收機(jī)使用的乘法器資源相同，但各支路的工作數(shù)據(jù)速率下降到原結(jié)構(gòu)工作速率的1/Mp倍，因此本文接收機(jī)結(jié)構(gòu)更易于在FPGA端進(jìn)行實現(xiàn)。

3 仿真實驗及分析

本節(jié)利用MATLAB對第2節(jié)中推導(dǎo)得到的新型多相MWC壓縮采樣寬帶數(shù)字接收機(jī)結(jié)構(gòu)進(jìn)行仿真，將其輸出與現(xiàn)有MWC壓縮采樣數(shù)字接收機(jī)的輸出進(jìn)行對比，從而驗證新結(jié)構(gòu)的正確性。

仿真采用fs=2.24 GHz的采樣頻率對載頻為720 MHz的常規(guī)單載頻雷達(dá)信號進(jìn)行采樣。將采樣得到的離散化數(shù)據(jù)分別輸入抽取倍數(shù)Mp=128的現(xiàn)有MWC寬帶數(shù)字接收機(jī)和新型多相MWC寬帶數(shù)字接收機(jī)中，得到的輸出結(jié)果如圖6所示。

圖6 兩種數(shù)字接收機(jī)輸出結(jié)果對比Fig.6 Comparison of two digital receivers′ output results

圖6給出了改進(jìn)后的新型MWC結(jié)構(gòu)寬帶數(shù)字接收機(jī)單路輸出和原始MWC結(jié)構(gòu)寬帶數(shù)字接收機(jī)單路輸出的對比。其中用三角形表示輸出數(shù)值點(diǎn)的黑色曲線為原始MWC壓縮采樣數(shù)字接收機(jī)的輸出，用實心圓表示輸出數(shù)值點(diǎn)的藍(lán)色曲線為基于多相結(jié)構(gòu)的新型MWC壓縮采樣數(shù)字接收機(jī)的輸出。從圖6可以看出，兩者的輸出完全相同，從而驗證了改進(jìn)后的基于多相結(jié)構(gòu)的新型MWC結(jié)構(gòu)寬帶數(shù)字接收機(jī)的正確性。

4 結(jié)論

相比原型MWC壓縮采樣寬帶數(shù)字接收機(jī)結(jié)構(gòu)，本文推導(dǎo)出的多相MWC壓縮采樣寬帶數(shù)字接收機(jī)結(jié)構(gòu)，可以有效地降低整體工作數(shù)據(jù)速率，更易于在FPGA上進(jìn)行實現(xiàn)。

本文提出的多相MWC結(jié)構(gòu)的數(shù)字寬帶接收機(jī)結(jié)構(gòu)更具有實際工程應(yīng)用價值。利用將現(xiàn)有MWC數(shù)字接收機(jī)結(jié)構(gòu)抽取模塊不斷前移的改進(jìn)方法，在整體結(jié)構(gòu)最前端將高速串行數(shù)據(jù)轉(zhuǎn)換為低速并行數(shù)據(jù)，使結(jié)構(gòu)從理論推導(dǎo)擴(kuò)展到物理可實現(xiàn)，提供了新型寬帶數(shù)字接收機(jī)的設(shè)計理念。