盧新民 謝凌霄 侯文杰

摘? ?要： 提出一種基于多路徑零點消除的兩級運算放大器結(jié)構(gòu)。在簡單密勒電容補償兩級運放設計基礎之上，僅利用兩個晶體管即實現(xiàn)頻率補償所需的前饋跨導級，其引入的左半平面零點提升了放大器穩(wěn)定性，而且不會引入其他的寄生非主極點。與采用輸入差分對作為前饋跨導級的放大器相比，結(jié)構(gòu)更為簡單，兩個放大器的增益帶寬積（GBW）分別為297 MHz和77 MHz，而且不會引入額外的輸入電容和失調(diào)電壓?；赟MIC 0.18 μm CMOS工藝進行了流片與驗證，測試驗證結(jié)果與理論分析相一致。

關鍵詞： 兩級運算放大器;多路徑零點消除;寄生非主極點;簡單密勒電容補償;增益帶寬積（GBW）;流片

中圖分類號：TP342+.1? ? 文獻標識碼：A? ? 文章編號：2095-8412 （2020） 06-060-07

工業(yè)技術創(chuàng)新 URL： http：//gyjs.cbpt.cnki.net? ? DOI： 10.14103/j.issn.2095-8412.2020.06.011

引言

運算放大器是混合信號電路中的重要模塊。相比于單級和多級結(jié)構(gòu)，兩級運算放大器因其結(jié)構(gòu)相對簡單、性能參數(shù)較好而得到了更為廣泛的應用[1-2]。兩級運算放大器有多種頻率補償方法，以確保其具有足夠的相位裕度。

簡單密勒電容補償方法在第二放大級輸入和輸出之間并聯(lián)一個補償電容CC。由于補償電容的密勒效應，這種方法在第一放大級的輸出端產(chǎn)生一個低頻主極點，在第二放大級的輸出端產(chǎn)生一個高頻非主極點。然而，由于補償電容對前饋電流的傳導作用，這種方法還引入了一個右半平面零點。該零點降低了放大器的穩(wěn)定性，并限制了運算放大（以下簡稱“運放”）的增益帶寬積（GBW）。為了消除該右半平面零點，其余一些補償方法引入了額外的器件與補償電容CC串聯(lián)，額外的器件一般是指一個電壓緩沖器、調(diào)零電阻或者電流緩沖器。所述方法本質(zhì)上都是通過調(diào)整補償通路的阻抗特性來實現(xiàn)零點調(diào)節(jié)的;但是，這些額外的器件還可能引入一個寄生非主極點，會降低放大器的穩(wěn)定性并限制最大的增益帶寬積[3-7]。

本文首先回顧常用兩極運放補償方法的基本原理;然后提出一種基于多路徑零點消除的兩級運放設計結(jié)構(gòu);最后進行測試驗證。本文設計結(jié)構(gòu)與簡單密勒電容補償不同，在實現(xiàn)零點調(diào)節(jié)的同時不會引入新的寄生非主極點，從而提高系統(tǒng)穩(wěn)定性以及增強增益帶寬積，放大器的擺率以及共模抑制比也能得到一定的提升。同時，本文給出的運算放大器結(jié)構(gòu)簡單，面積緊湊，功耗相應也更小。

1? 常用兩級運放補償方法

兩級運放可以通過密勒補償網(wǎng)絡實現(xiàn)零點極點對的抵消，從而提高電路的穩(wěn)定性。圖1給出了帶密勒補償網(wǎng)絡的兩級運放結(jié)構(gòu)，其中和、和、和分別為兩放大級的輸入跨導、負載電容以及輸出電導。密勒補償網(wǎng)絡跨接于第二放大級輸入（A點）和輸出（B點）之間。

圖2給出了三種不同的密勒補償網(wǎng)絡，分別為帶電壓緩沖器（VBMC）、調(diào)零電阻（NRMC）以及電流緩沖器（CBMC）的密勒補償網(wǎng)絡，其中圖2a、2b、2c中的分別指電壓緩沖器的跨導、調(diào)零電阻的電導以及電流緩沖器的跨導。

為了實現(xiàn)零點極點對的抵消，表1總結(jié)了上述結(jié)構(gòu)中密勒補償電容串聯(lián)器件的值及其引入的寄生極點值。經(jīng)過分析可以得出，即便在理想的極點零點抵消的情況下，系統(tǒng)還是存在一個由引入的寄生非主極點。該非主極點正比于輸出級跨導，反比于第一放大級輸出節(jié)點的總寄生電容。直接正比于，還意味著補償網(wǎng)絡的優(yōu)化只能針對特定的輸出級跨導，然而當系統(tǒng)工作于大信號模式時，運放輸出級的電流以及跨導都會經(jīng)歷較大變化。在這種情況下，原本精確抵消的零點極點對開始分裂，從而引起輸出的震蕩，并惡化了系統(tǒng)的建立特性。

除了以上密勒補償網(wǎng)絡，另外一種多路徑零點消除方法——MZC也可以實現(xiàn)零點的調(diào)整和零點極點對的抵消，其結(jié)構(gòu)如圖3所示。這種方法利用一個直接跨接在放大器輸入輸出端的前饋跨導級來實現(xiàn)[8-9]，其簡化的傳輸函數(shù)為

其中，，。由此可見，當時，前饋跨導級實現(xiàn)了零極點對的抵消，沒有引入額外的寄生極點，而且零極點對的抵消條件與輸出級跨導無關，這就確保了即使在大信號工作過程中出現(xiàn)偏差也不會影響到系統(tǒng)的穩(wěn)定性。此外，兩級多路徑零點消除運算放大器一般具有推挽式輸出級電路，這降低了放大器的功耗并增大了系統(tǒng)的擺率。在傳統(tǒng)結(jié)構(gòu)中，前饋跨導級采用的是與第一放大級相同的電路結(jié)構(gòu)，即采用差分輸入管和電流鏡。根據(jù)和的比值，前饋跨導級一般需要采用更大尺寸的晶體管以及偏置電流。更為嚴重的是，由于前饋跨導級直接由輸入差分信號驅(qū)動，這增大了放大器的等效輸入負載和失調(diào)電壓。

2? 兩級運放設計結(jié)構(gòu)改進

在基于簡單密勒電容補償?shù)膬杉夁\算放大器基礎之上，本文通過很巧妙的處理實現(xiàn)了一種多路徑零點消除的兩級運算放大器。借助于第一放大級和輸出級電路，通過引入兩個晶體管實現(xiàn)了兩個電流鏡放大電路。將第一放大級的差分小信號電流傳導至輸出端，從而實現(xiàn)了補償所需的前饋跨導級。

圖4所示為本文給出的多路徑零點消除的兩級運放原理。第一放大級為常用的差分結(jié)構(gòu)，包括M1～M4;第二放大級的跨導級由晶體管M8實現(xiàn)。與簡單密勒電容補償兩級運放相比，本結(jié)構(gòu)中的晶體管M5和M6分別與M3和M7構(gòu)成了兩個電流放大器。如圖4中虛線所示，晶體管M1的差分小信號電流通過這兩個電流放大器鏡像至輸出節(jié)點B，形成多路徑零點消除結(jié)構(gòu)所需的前饋電流和前饋跨導，其表達式為

可以看出，正比于以及M3/M5、M6/M7兩個電流放大器的放大系數(shù)。由此，可以通過調(diào)整M3/M5、M6/M7兩個電流放大器的放大系數(shù)來實現(xiàn)零極點對的抵消。

在簡單密勒電容補償兩級運放結(jié)構(gòu)中，輸出級（即第二放大級）的負載晶體管通常由一個固定電壓偏置，因此該輸出級是Class-A的輸出級電路。

在圖4給出的運放設計中，晶體管M7需要承接小信號的前饋補償電流，其柵極并未接至固定的偏置電壓，其電流與差分對中晶體管M1流過的電流成正比。也就是說，輸出級的電流會隨著輸入差分電壓的變化而自動調(diào)節(jié)，這種Class-AB的輸出特性使得本文給出的運放結(jié)構(gòu)在實現(xiàn)頻率補償?shù)耐瑫r還具有更高的輸出擺率和共模抑制比。當運放正輸入端被施加一個大擺幅的方波信號時，晶體管M7的電流會隨著輸入信號的變化而自適應地調(diào)節(jié)，如圖5所示。在正擺率階段，由于，因此若M1和M3關斷，M5～M7也會相應關斷，M8的電流全部用于對充電。相比之下，對于Class-A的輸出級電路，由于M7始終導通，M8的電流只有一部分對充電，另一部分則通過M7流至地。類似地，在負擺率階段，由于加倍，同樣也會加倍，由此對負載電容的放電電流相較于Class-A的輸出級也會增大。通過電流對輸入差分電壓的自適應調(diào)節(jié)，在大信號工作情況下，本文提出的兩級運算放大器輸出級的電流利用效率更高，擺幅也得到相應的提升。

晶體管M7也可以傳輸共模小信號電流，因此本文提出的運放設計也具有更高的共模抑制比。圖6給出了共模小信號等效電路，第二級跨導晶體管M8輸出的共模電流引起的共模小信號增益限制了密勒電容補償兩級運放的共模抑制比。通過M5和M6，晶體管M7輸出與反向的共模電流，這降低了運放的共模增益，從而提升了共模抑制比。通過小信號分析，本文提出的運放設計的直流共模增益為

由于M7和M8具有相同的直流電流，而且M3、M4、M5和M8具有相同的過驅(qū)動電壓，因此有

在實際情況中，電路中存在的一定程度的失配會降低共模抑制比。計入失配的因素，假設，其中k表征晶體管M5～M8的失配情況。忽略分母中的、和，則直流共模增益可簡化為

而簡單密勒電容補償兩級運放的共模增益為

本文提出的兩級運放與簡單密勒電容補償兩級運放的共模增益的比值為

由于晶體管間的失配相對較小，即，因此本文提出的兩級運放結(jié)構(gòu)具有更高的共模抑制比。

綜上，本文提出的兩級運放結(jié)構(gòu)避免了使用傳統(tǒng)的差分來實現(xiàn)補償所需的前饋跨導級。因此，本設計節(jié)省了版圖的面積以及電路的功耗。此外，運算放大器的輸入電容以及等效輸入失調(diào)電壓與簡單密勒電容補償結(jié)構(gòu)維持在相同的水平。此外，由于輸出級是推挽結(jié)構(gòu)，相比于簡單密勒電容補償結(jié)構(gòu)，本文提出的兩級運放結(jié)構(gòu)具有更高的擺率以及共模抑制比。

3? 測試驗證

采用SMIC 0.18 μm CMOS工藝進行了流片并完成了后續(xù)的測試。圖7給出了芯片的照片，其中包含兩個運算放大器A和B。這兩個放大器均采用了本文設計的結(jié)構(gòu)，其中放大器A可以驅(qū)動5 pF的負載電容，其GBW為300 MHz，面積為70 μm×110 μm;放大器B可以驅(qū)動15 pF的負載電容，其GBW為70 MHz，面積為50 μm×90 μm。

圖8給出了芯片測試原理，其中測試的放大器（DUT）被連接為單位增益負反饋的結(jié)構(gòu)。由于測試中使用的高速示波器MSO70000具有50 Ω的輸入阻抗，而且被測放大器芯片上沒有集成電壓緩沖，因此在測試中還選用了一款高速運放THS3202，以驅(qū)動示波器的50 Ω輸出阻抗。被測放大器的輸出負載電容為、THS3202的輸入電容與PCB走線的寄生電容的總和。

為了測試放大器的小信號參數(shù)，一個50 mVpp的方波信號加入被測放大器的輸入端，測試結(jié)果如圖9a所示。需要說明的是，由于所用信號發(fā)生器的限制，輸入方波信號的上升時間（從10%至90%）為2 ns。從測試結(jié)果中得到的放大器A和B輸出響應的上升時間分別為2.35 ns和4.98 ns。由此可以得出，放大器A和B的GBW分別為297 MHz和77 MHz。此外，輸出信號中沒有出現(xiàn)震蕩，說明放大器結(jié)構(gòu)具有良好的穩(wěn)定性和足夠的相位裕量。為了測試放大器的大信號參數(shù)，一個300 mVpp的方波信號加入被測放大器的輸入端，測試結(jié)果如9b所示。可以看出，放大器A和B對大信號的上升階躍和下降階躍具有對稱的響應特性，這主要得益于輸出級的推挽結(jié)構(gòu)。

放大器A和B的測試結(jié)果總結(jié)于表2。為了對比，表2中還給出了常用的帶調(diào)零電阻密勒補償（NRMC）的兩級運放的仿真參數(shù)。對于放大器A，與帶調(diào)零電阻的兩級運放相比，本文設計的結(jié)構(gòu)在擺率方面有將近50%的提升，大信號的1%建立時間對于負階躍信號也有尤其的改善。共模抑制比也有20 dB的提升。對于放大器B，本設計的負擺率（SR-）提升了70%，但是正擺率（SR+）與NRMC結(jié)構(gòu)相近。這是由于當驅(qū)動中等負載，而且GBW在100 MHz左右時，調(diào)零電阻運放中的調(diào)零電阻大約為數(shù)千歐姆。在正擺率階段，該電阻會削弱補償電容 的密勒效應，晶體管M8的柵極電壓會下降，從而使得負載電容得到更多的充電電流。相比之下，本文設計的結(jié)構(gòu)是通過自動關斷M7的電流來提升擺率的，因此大信號的功耗更小。

4? 結(jié)束語

本文給出了一種采用多路徑零點消除方法的兩級運算放大器的設計。在設計結(jié)構(gòu)中，僅僅添加兩個晶體管就可以實現(xiàn)前饋跨導級。相比于傳統(tǒng)的基于差分對的前饋結(jié)構(gòu)，本設計結(jié)構(gòu)緊湊，功耗更低，同時不會增加額外的輸入電容和輸入失調(diào)電壓。

通過輸出級電流跟隨輸入信號的自動調(diào)節(jié)，相比于傳統(tǒng)的密勒電容補償兩級運放，本設計結(jié)構(gòu)在擺率、大信號建立時間以及共模抑制比方面均有較大提升。此外，由于設計的零點消除結(jié)構(gòu)沒有引入額外的寄生極點，因此能夠方便地實現(xiàn)高速設計。芯片測試驗證結(jié)果與理論分析相一致。

參考文獻

[1] YAO L B， Steyaert M， Sansen W. Fast-settling CMOS two-stage operational transconductance amplifiers and their systematic design[C]// IEEE International Symposium on Circuits & Systems. IEEE Xplore， 2002.

[2] Rincon-Mora G A. Active capacitor multiplier in Miller-compensated circuits[J]. IEEE Journal of Solid State Circuits， 2000， 35（1）： 26-32.

[3] Hurst P J， Lewis S H， Keane J P， et al. Miller compensation using current buffers in fully differential CMOS two-stage operational amplifiers[J]. Circuits & Systems I Regular Papers IEEE Transactions on， 2004， 51（2）： 275-285.

[4] Palmisano G， Palumbo G. An optimized Miller compensation based on voltage buffer[C]// Symposium on Circuits & Systems. IEEE， 1995.

[5] Mahattanakul J， Chutichatuporn J. Design procedure for two-stage CMOS opamp with flexible noise-power balancing scheme[J]. IEEE Trans Circuits and Systems， 2005， 52（8）： 1508-1514.

[6] Aloisi S， Palumbo G， Pennisi S. Design methodology of miller frequency compensation with current buffer/amplifier[J]. IET Circuits Devices & Systems， 2008， 2（2）： 227-233.

[7] Grasso A D， Palumbo G， Pennisi S. Comparison of the Frequency Compensation Techniques for CMOS Two-Stage Miller OTAs[J]. IEEE Transactions on Circuits & Systems II Express Briefs， 2008， 55（11）： 1099-1103.

[8] Eschauzier R G H， Huijsing J H. An Operational Amplifier with Multipath Miller Zero Cancellation for RHP Zero Removal[C]// European Solid-state Circuits Conference. IEEE， 1993.

[9] Leung K N， Mok P K T. Analysis of multistage amplifier-frequency compensation[J]. IEEE Trans. on Circuits and Systems-I： Fundamental Theory and Applications， 2001， 48（9）：1041-1056.

作者簡介：

盧新民（1986—），通信作者，男，漢族，江西贛州人，碩士，工程師。研究方向：芯片設計。

E-mail： tadennn@126.com

（收稿日期：2020-07-22）