(1.山東航天電子技術研究所，山東 煙臺 264000； 2.海軍航空大學，山東 煙臺 264000)

0 引言

FPGA是PAL、GAL等一系列可編程器件結構的升級發(fā)展產物，作為集成電路中重要的半定制電路實體，不僅彌補了定制電路存在的固化傳輸誤差，也解決了可編程器件門電路受限的物理問題。與傳統(tǒng)航天器芯片結構相比，F(xiàn)PGA組織不局限于單純的定點式連接，而是可以根據(jù)相關硬件結構的運轉方式，調節(jié)核心主機的響應連接狀態(tài)。從器件處理的角度來看，F(xiàn)PGA結構不僅包含獨立的半定制航天器集成電路，也可按照相關內嵌單元及輸出組織的連接需求，布置航天器件所需的節(jié)點應用條件[1]。而從全局性的角度來看，航天器FPGA內部包含大量的優(yōu)化連接芯片，可在調節(jié)整體組織結構接入狀態(tài)的同時，屏蔽由不相關器件傳輸而來的電量信號，進而簡化芯片構造的穩(wěn)定性指標。

隨著航天器每日航程的增加，MPPT、SPPT等航天器穩(wěn)定性指標均出現(xiàn)明顯的下降趨勢，且在航道線路不斷改變的條件下，航天器設備的運行可靠性也始終不能達到預期水平標準。為解決上述問題，引入三模冗余架構體系，通過設置處理單元、射頻單元、雙閉環(huán)電路等組織的方式，完成航天器FPGA的拓撲結構設計。按照總線通信串口的連接標準，設計FPGA結構連接所需的數(shù)據(jù)隊列形式，再根據(jù)航天器總線狀態(tài)機的控制指令需求，轉換FPGA結構傳輸過程中的數(shù)據(jù)信息，完成基于三模冗余架構航天器FPGA可靠性設計。再借助定向化模擬檢測平臺，驗證該理論結構的實際應用價值。

1 航天器FPGA拓撲結構研究

航天器FPGA拓撲結構由FPGA架構、處理單元、配置單元、射頻單元、雙閉環(huán)電路五部分組成，具體搭建方法可按如下步驟實施。

1.1 FPGA架構搭建

FPGA架構是航天器組織設備的搭建依靠主體，可通過內、外同時調制的方式，確定各級組織模塊在航天器FPGA結構中的所處位置。整個FPGA架構的最外層模塊為航天堡壘組織，且這些模塊結構始終保持規(guī)范排列的連接形式，相鄰模塊主體間的物理距離處處相等，為保證航天器執(zhí)行數(shù)據(jù)的傳輸穩(wěn)定性，橫向、縱向模塊結構的數(shù)值水平始終相等，但連接轉角處不設置模塊結構，故航天數(shù)據(jù)可長時間保持相對寬泛的傳輸行為。冗余結構節(jié)點包裹在航天堡壘組織內部，呈現(xiàn)跨級分布的排列形式，橫向、縱向航天冗余節(jié)點間的物理距離處處相等，故而整個結構節(jié)點主體的表現(xiàn)形式類似于一個“正方形”，為保證航天器數(shù)據(jù)信息的穩(wěn)定傳輸，冗余結構節(jié)點的間距數(shù)值應稍大于傳輸通道的物理寬度。開放性數(shù)據(jù)傳輸通道處于冗余結構節(jié)點之間，負責傳輸航天器FPGA設備所需的信息參量，是一種具有連接性的架構[2]。

圖1 航天器FPGA架構

1.2 處理單元設計

處理單元是航天器FPGA設備核心結構，兼?zhèn)鋽?shù)據(jù)采集發(fā)送、數(shù)據(jù)處理、節(jié)點管理等多項物理功能，與DMA芯片作為主要連接裝置。DMA芯片中融合了監(jiān)督管理、數(shù)據(jù)并行、信息監(jiān)視三類執(zhí)行功能，且每一類物理功能的實現(xiàn)都需要一個模塊收發(fā)器的配合。在芯片左側有一個完整的冗余架構分配處理器，其中包含多個DART接口組織，可在接收航天數(shù)據(jù)信息的同時，過濾不滿足FPGA傳輸需求的參量指標，并將剩余數(shù)據(jù)信息整合成包裝體結構，傳輸至其它航天器FPGA單元之中。信息監(jiān)視收發(fā)器下端為一個小型數(shù)據(jù)存儲結構，可暫時記錄航天器FPGA設備所需的執(zhí)行數(shù)據(jù)信息，在感知到核心主機傳輸而來的連接指令后，選擇性執(zhí)行對于已存儲數(shù)據(jù)信息的釋放操作。DMA芯片右下方為一個卡槽，可作為其它硬件單元結構的連通接入節(jié)點。

1.3 配置單元設計

航天器FPGA設備的配置單元以CPLD+存儲器作為核心搭建裝置，對于待傳輸航天組織數(shù)據(jù)采取兼性連接處置的態(tài)度。CPLD+存儲器表面罩有一個完整的實體架構，由平滑的絕緣性材料構成，可屏蔽所有不必要的航天器組織連接請求，進而阻隔由不相關電子信號引起的電量變化行為，實體架構后部有用作物理連接的套用接口，可借助輸出線路與DMA芯片的既定物理結構相連。CPLD+存儲器正面結構包含一個三模調控裝置、大量冗余數(shù)據(jù)開關和一定數(shù)量的節(jié)點配置注腳[3]。航天器行駛數(shù)據(jù)大量涌進FPGA配置單元時，三模調控裝置會根據(jù)數(shù)據(jù)信息的具體數(shù)值條件，自發(fā)轉動至合理連接阻值，再使一定數(shù)量的冗余數(shù)據(jù)開關由閉合轉換為連通狀態(tài)，進而擴張節(jié)點配置注腳，建立航天器FPGA設備處理單元與射頻單元的物理連接。

圖2 航天器FPGA配置單元的CPLD+存儲器

1.4 射頻單元設計

射頻單元是航天器FPGA架構中的重要執(zhí)行模塊，以型號為R-2000B的變頻頂射裝置作為核心搭建設備。R-2000B變頻頂射裝置左側包含三個射頻輸入接口，但常規(guī)情況下，這些接口不同被同時占用，同一時間節(jié)點內，可用于傳輸航天器執(zhí)行數(shù)據(jù)的接口數(shù)量只能為一個或兩個，數(shù)量定義方法參考FPGA架構中的具體航天器執(zhí)行數(shù)據(jù)總量，數(shù)據(jù)總量超過9.0×1013T時，射頻輸入接口數(shù)量為“一”；數(shù)據(jù)總量小于或等于9.0×1013T時，射頻輸入接口數(shù)量為“二”。物理探針作為R-2000B變頻頂射裝置的前測結構，可通過節(jié)點植入的方式，確定其它航天器FPGA架構組織中的待傳輸數(shù)據(jù)總量。調節(jié)旋鈕位于R-2000B變頻頂射裝置的右下角，可按照航天器結構的射頻連接需求，自發(fā)改變接入單元結構中的阻值數(shù)量級結果。航天器FPGA射頻單元的表面結構中還包含大量顯示屏裝置，可用于指示相關元件組織內航天器執(zhí)行數(shù)據(jù)的具體數(shù)量結果。

1.5 雙閉環(huán)電路設計

航天器FPGA結構的雙閉環(huán)電路由輸入端、輸出端兩個連接組織構成(如圖3所示)，其中輸入端與射頻單元相連，可接收整個航天器設備中的所有傳輸電流，而經過一系列的轉變與流通處理后，這些電流可借助輸出端進入其它各級航天器硬件設備中。兩個航天器FPGA端口組織中間為應用定值電阻和相關閉環(huán)設備，其中R代表主體閉環(huán)電阻、S代表分級閉環(huán)電阻，為促使“雙閉環(huán)”結構趨于完整，這些電阻設備的數(shù)量始終保持為“2”的倍數(shù)。閉環(huán)觸發(fā)器負責整合與航天器設備相關的散點電量差，并將滿足連接要求的電流束傳輸至各級電阻結構中[4]。閉環(huán)傳感器是整個雙閉環(huán)電路的核心連接設備，負責疏導輸入、輸出端的電壓差量，進而使兩端組織的電流值始終保持一致。

圖3 航天器FPGA的雙閉環(huán)電路圖

2 航天器FPGA結構的傳輸轉換

在航天器FPGA拓撲結構的支持下，按照總線通信串口連接、數(shù)據(jù)緩存隊列設計、總線狀態(tài)機控制的應用流程，完成航天器執(zhí)行數(shù)據(jù)的傳輸轉換處理。

2.1 總線通信串口連接

總線通信串口連接是航天器FPGA設備必備的物理傳輸功能，可提高射頻單元的整體通信可靠性，進而使雙閉環(huán)電路中的流通電子量達到預期最大值水平。航天器FPGA總線通信串口通過處理單元與配置單元轉換暫存于射頻單元中的傳輸電子量，并遵照壓縮原理，將其整合成具有高可靠性的通信傳輸載體量，再借助架構體系中的物理數(shù)據(jù)庫，將這些載體量擴展成比特雙絞信號，以供其它航天器設備結構的調取與利用。常規(guī)情況下的總線通信串口連接標準滿足如下兩項原則：

1)航天器FPGA總線中的通信數(shù)據(jù)報文必須保持獨立的傳輸格式；

2)標準的串口報文格式與通信數(shù)據(jù)擴展格式不得隨總線連接的改變而發(fā)生變化。

航天器FPGA總線通信數(shù)據(jù)報文的傳輸格式以CAN2.OA作為接入節(jié)點，在只發(fā)送一條執(zhí)行數(shù)據(jù)信息的情況下，通信串口中始終預留一定數(shù)量的連接相位，且要求所有傳輸?shù)暮教炱鲌?zhí)行數(shù)據(jù)均為顯性表現(xiàn)形式；而對于接收的執(zhí)行數(shù)據(jù)信息，航天器FPGA總線通信串口則允許隱性、顯性表現(xiàn)形式的數(shù)據(jù)類型交替出現(xiàn)。在發(fā)送執(zhí)行數(shù)據(jù)信息總量較大的情況下，航天器FPGA總線通信串口允許通過的字節(jié)則保持在512～1024 Mbit之間[5]。

圖4 總線通信串口連接原理

航天器FPGA設備標準幀仲裁區(qū)是總線通信串口的必要連接條件，由11位標識符、18位標識符兩種形式共同組成。其中，11位標識符包含28、27、26、19、18五種ID分布狀態(tài)，可分級連接航天器FPGA設備的通信串口數(shù)據(jù)；18位標識符包含17、11、10、01四種ID分布狀態(tài)，可轉承航天器FPGA設備總線中的串口連接信息。

2.2 數(shù)據(jù)緩存隊列設計

航天器FPGA數(shù)據(jù)緩存機構是隊列結構的唯一處理容器，可優(yōu)先處置由編寫計數(shù)器生成的航天器行駛數(shù)據(jù)，并按照隊列參量的編寫要求，將這些信息結構體傳輸至數(shù)據(jù)計算器中。編寫計數(shù)器、數(shù)據(jù)計算器分置于航天器FPGA數(shù)據(jù)緩存機構的輸入與輸出側，可在同一傳輸情況下，保持相互獨立的促導連接狀態(tài)[6]。為使數(shù)據(jù)緩存隊列結構保持相對穩(wěn)定性，編寫計數(shù)器與數(shù)據(jù)計算器不可直接相連，以航天器FPGA數(shù)據(jù)信息邏輯作為過渡裝置，且該結構兩端也分別對應數(shù)據(jù)輸入與輸出端，一方面能夠加快航天器信息在FPGA結構中的傳輸速率，另一方面也可緩解航天器FPGA結構中的數(shù)據(jù)堆疊壓力。

圖5 航天器FPGA數(shù)據(jù)緩存隊列結構

2.3 總線狀態(tài)機控制

總線與控制機是航天器FPGA設備中的兩個重要執(zhí)行節(jié)點，在數(shù)據(jù)緩存隊列的影響下，整個控制體系呈現(xiàn)圓形發(fā)散狀分布狀態(tài)，其中航天器FPGA總線作為圓心節(jié)點，航天器FPGA控制機分布在與總線保持等距狀態(tài)的圓形軌道上。航天器執(zhí)行數(shù)據(jù)信息進入FPGA總線后，各級狀態(tài)機節(jié)點同時建立與圓心節(jié)點的物理連接，并通過數(shù)據(jù)傳輸?shù)姆绞?，控制?zhí)行信息參量在航天器FPGA設備中的連接響應速率[7-8]。相鄰航天器狀態(tài)機節(jié)點間則存在明顯的數(shù)據(jù)傳導行為，且這種執(zhí)行指令總是與數(shù)據(jù)傳輸處理伴隨出現(xiàn)，但與之不同的是，數(shù)據(jù)傳導方式只能影響航天器FPGA設備中的信息處置速率。

圖6 航天器FPGA總線狀態(tài)機控制原理

3 三模冗余架構的特性分析

按照FPGA結構的傳輸轉換原理，調試復位芯片、整星組織等關鍵器件，實現(xiàn)三模冗余架構的特性分析，完成新型航天器的FPGA設計。

3.1 關鍵器件的FPGA調試

關鍵器件的FPGA調試由DSP處理、SPI加載兩部分組成。其中，DSP組織可借助輸入信道，獲取各級航天器FPGA設備中的執(zhí)行數(shù)據(jù)，再根據(jù)總線及狀態(tài)機節(jié)點的現(xiàn)有接入狀態(tài)，判斷這些流通數(shù)據(jù)是否可滿足航天器結構的執(zhí)行需求。在整個處理操作過程中，DSP組織相當于關鍵航天器FPGA設備的測試結構，向上可填補雙閉環(huán)電路在電子供應方面的空缺，向下則聯(lián)合所有總線通信串口，緩解由標識符過量供應而造成的航天器結構執(zhí)行可靠性下降的問題[9]。SPI加載則是對航天器關鍵FPGA器件的妥善安排，可按照三模冗余架構驅散各級器件結構趨近相對合理的連接位置，再通過確定配置單元、射頻單元間冗余節(jié)點數(shù)量級水平的方式，調節(jié)航天器結構的具體執(zhí)行狀態(tài)，進而使所有的FPGA器件均處于理想化應用水平中。

3.2 復位航天芯片調試

復位航天芯片是最重要的FPGA設備元件，具有由低電平-高電平、由高電平-低電平兩種連接調試途徑。在低電平情況下，各級航天器FPGA設備所具有的數(shù)據(jù)傳輸水平相對較低，雙閉環(huán)電路只能維持最基本的電子供應狀態(tài)，故射頻單元的總體執(zhí)行效率也只能維持低等水平；在高電平情況下，各級航天器FPGA設備所具有的數(shù)據(jù)傳輸水平相對較高，雙閉環(huán)電路也可長時間維持高等級的電子供應狀態(tài)，故射頻單元的總體執(zhí)行效率也能夠維持高等水平[10]。在復位航天芯片的支持下，由低電平-高電平的調試處理驅散聚集在雙閉環(huán)電路中的電子參量，進而改變低等級的數(shù)據(jù)傳輸水平，穩(wěn)定提升航天器射頻單元模塊的平均執(zhí)行效率；由高電平-低電平的調試處理分散過量密集于雙閉環(huán)電路中的電子參量，適當降低高等級的數(shù)據(jù)傳輸水平，解決由航天器射頻單元模塊執(zhí)行效率過高而引起的三模冗余架構形式動蕩的問題。

3.3 整星聯(lián)合調試

整星聯(lián)合調試是三模冗余架構建立的末尾環(huán)節(jié)，可遵照航天器FPGA設備的應用需求，布置處理單元、配置單元、射頻單元等執(zhí)行結構在硬件組織中的排列位置，進而形成星狀體結構的設備組織集群。從三模冗余架構執(zhí)行需求的角度來看，航天器FPGA整星聯(lián)合調試首先更改雙閉環(huán)電路的輸出狀態(tài)，在確保連續(xù)最大值輸出的情況下，驅動射頻單元的現(xiàn)有連接位置，使其處于處理單元與配置單元之間，再構建滿足應用需求的星狀組織，以確保航天器FPGA設備能夠適應三模冗余架構的調配處置需求。

4 可靠性檢驗

利用虛擬機設備模擬航天器FPGA設備在空間環(huán)境中的執(zhí)行狀態(tài)，將設備繞預留線路行駛一周的時間作為一個記錄點時長，分別記錄在多個記錄時長內，各項參量指標的變化情況(航天器FPGA設備的行駛行為只遵照三模冗余架構)。已知預留線路與航天器FPGA設備在空間環(huán)境中，執(zhí)行飛行指令時經過的路線一致。

4.1 實驗檢驗環(huán)境

虛擬機安排的預留線路與航天器FPGA設備在空間環(huán)境中真實經過的路線相同，在一個航行周內(記錄點時長)，航天器FPGA設備需先后經過太陽、地球、火星三大星球組織，且整個航行軌道與火星軌道和地球軌道均不重合，而是始終保持一定幅度的物理夾角，但一個完整的航行軌道并不屬于正圓形結構，而是以地球初位為起點、火星末位為終點的橢圓形軌道結構，如圖7所示。

圖7 航天器FPGA設備航行軌道

虛擬監(jiān)測主機可根據(jù)軟件中，航天器FPGA設備航行狀態(tài)的改變，記錄每個記錄點處MPPT指標與SPPT指標的變化情況，并根據(jù)指標數(shù)值水平，分析基于三維冗余架構航天器FPGA的應用可靠性。

4.2 MPPT指標

MPPT指標與航天器FPGA設備的應用可靠性保持正比影響關系，即隨著MPPT指標水平的提升，航天器FPGA設備的應用可靠性也隨之提升，反之則降低。在三模冗余架構體系不發(fā)生改變的情況下，多次記錄虛擬監(jiān)測主機中航天器FPGA設備的運行變化情況，并針對MPPT指標，繪制如圖8所示的曲線圖。

圖8 MPPT指標變化影響

圖8中的柱形線條和階段性曲線分別代表兩次實際記錄結果，取兩次處理的極大值可知，隨著監(jiān)測時間的增加，MPPT指標出現(xiàn)下降、上升交替存在的變化趨勢，整個過程中的最大值水平達到78.8%。故可認為在上述情況下，基于三模冗余架構的航天器FPGA設備具備較強應用可靠性。

4.3 SPPT指標

SPPT指標與航天器FPGA設備的應用可靠性保持正比影響關系，即隨著SPPT指標水平的提升，航天器FPGA設備的應用可靠性也隨之提升，反之則降低。在三模冗余架構體系不發(fā)生改變的情況下，多次記錄虛擬監(jiān)測主機中航天器FPGA設備的運行變化情況，并針對SPPT指標，繪制如圖9所示的曲線圖。

圖9 指標變化影響

圖9中的兩條曲線分別代表兩次實際記錄結果，柱狀曲線則反應SPPT指標在對應情況下的變化趨勢。分析圖9可知，隨監(jiān)測時間的增加，SPPT指標的上升區(qū)間與下級區(qū)間呈交替出現(xiàn)狀，兩次記錄的最大值結果達到80%，對航天器FPGA設備的應用可靠性起到極強促進作用。

5 結束語

在三模冗余架構的支持下，航天器FPGA設備聯(lián)合射頻單元、雙閉環(huán)電路等硬件組織結構，為航行數(shù)據(jù)的傳輸與轉換提供穩(wěn)定的框架支持。隨著各項調試結果逐漸趨于應用化，總線通信接口、數(shù)據(jù)緩存隊列也得到妥善的安排與處理。從實驗性角度來看，MPPT指標、SPPT指標最大值均出現(xiàn)明顯的提升狀態(tài)，航天器FPGA設備的高可靠應用屬性得到滿足，不僅為航天事業(yè)的發(fā)展做出有力貢獻，也踏出了相關元件研究在航天領域的關鍵一步。