孫明乾，喬廬峰，陳慶華

（陸軍工程大學(xué) 通信工程學(xué)院，江蘇 南京 210001）

0 引 言

在網(wǎng)絡(luò)流量爆炸增長(zhǎng)，各式各樣的新業(yè)務(wù)不斷涌現(xiàn)的同時(shí)，隨之而來(lái)的是日益增多的網(wǎng)絡(luò)安全問(wèn)題，這對(duì)網(wǎng)絡(luò)中的邊緣接入設(shè)備以及核心交換設(shè)備提出了更高的要求[1]。一方面，要求上述設(shè)備具備一定的流量管理功能，能基于特定的策略或協(xié)議特征庫(kù)對(duì)不同數(shù)據(jù)流的協(xié)議類型、應(yīng)用類型或用戶行為進(jìn)行識(shí)別，進(jìn)而能夠針對(duì)不同優(yōu)先級(jí)的應(yīng)用所對(duì)應(yīng)的數(shù)據(jù)流，分別為其分配不同的帶寬資源，從而保證部分關(guān)鍵業(yè)務(wù)的QoS。另一方面，要求上述設(shè)備具備一定的網(wǎng)包過(guò)濾功能，借助于深度包檢測(cè)技術(shù)，基于給定的模式特征庫(kù)，對(duì)數(shù)據(jù)包的應(yīng)用層內(nèi)容進(jìn)行檢測(cè)，從而使別出特定數(shù)據(jù)包中潛在的非法信息及行為[2-3]。

目前，網(wǎng)絡(luò)設(shè)備中的上述兩種功能相對(duì)比較獨(dú)立。通常來(lái)說(shuō)，具備流量管理功能的設(shè)備很少提供有網(wǎng)包過(guò)濾的功能，而對(duì)于諸如防火墻、入侵檢測(cè)系統(tǒng)等網(wǎng)絡(luò)安全防護(hù)設(shè)備，也很少有流量管理存在的身影。事實(shí)上，二者并非互斥。對(duì)于流量管理來(lái)說(shuō)，其主要包括流分類、流量監(jiān)管、流量整形和流量評(píng)估四個(gè)方面[4]，而流分類是實(shí)施后三個(gè)方面的前提。傳統(tǒng)的流分類所依據(jù)的策略主要是數(shù)據(jù)包報(bào)文頭中的源IP地址、目的IP地址、源MAC地址、目的MAC地址、協(xié)議（五元組）或應(yīng)用程序的端口號(hào)[5]，這種流量分類方法實(shí)現(xiàn)簡(jiǎn)單、判定速度快，且適于硬件實(shí)現(xiàn)。然而，隨著網(wǎng)絡(luò)應(yīng)用的不斷發(fā)展，網(wǎng)絡(luò)協(xié)議類型不斷增加，同時(shí)端口混淆技術(shù)的采用，使得上述方法實(shí)現(xiàn)的流量識(shí)別的準(zhǔn)確率越來(lái)越低。大部分協(xié)議的特征信息隱藏在數(shù)據(jù)包的應(yīng)用層載荷之中，因此，可以借助于DPI進(jìn)行流量分類[6]。將各個(gè)協(xié)議所對(duì)應(yīng)的特征字段進(jìn)行整理，構(gòu)造成協(xié)議特征庫(kù)，基于協(xié)議特征庫(kù)，DPI可以對(duì)數(shù)據(jù)包的報(bào)文內(nèi)容進(jìn)行檢測(cè)，有效地識(shí)別出其中是否包含有特定的協(xié)議字段。對(duì)于網(wǎng)絡(luò)安全防護(hù)設(shè)備，其使用DPI對(duì)數(shù)據(jù)包的應(yīng)用層載荷中是否包含有某些威脅字段進(jìn)行檢測(cè)，而不同協(xié)議的數(shù)據(jù)包所對(duì)應(yīng)的威脅字段特征不同，倘若使用同一模式特征庫(kù)對(duì)所有數(shù)據(jù)包進(jìn)行檢測(cè)，模式特征庫(kù)中的某一規(guī)則可能并非適用于當(dāng)前數(shù)據(jù)包所對(duì)應(yīng)的協(xié)議類型，這在一定程度上會(huì)造成系統(tǒng)性能和資源的浪費(fèi)。因此，可基于不同的協(xié)議類型對(duì)模式特征庫(kù)中的規(guī)則集進(jìn)行分類。使用分類后的模式庫(kù)分別對(duì)分流后的數(shù)據(jù)包進(jìn)行檢測(cè)，在減少資源消耗的同時(shí)可實(shí)現(xiàn)精準(zhǔn)檢測(cè)。

本文在上述分析的基礎(chǔ)上，考慮到流量管理和深度包檢測(cè)的特點(diǎn)，基于FPGA硬件平臺(tái)，設(shè)計(jì)了一個(gè)具備深度包檢測(cè)功能的流量管理系統(tǒng)并給出了該系統(tǒng)的硬件架構(gòu)。同時(shí)，為實(shí)現(xiàn)對(duì)輸入數(shù)據(jù)流的流量控制，系統(tǒng)中的隊(duì)列管理器是一重要組成部分。隊(duì)列管理器為不同種類的業(yè)務(wù)流提供緩存，提供了抗流量波動(dòng)的能力，保證了數(shù)據(jù)的完整性，本文將進(jìn)一步詳細(xì)介紹其具體的設(shè)計(jì)與實(shí)現(xiàn)方式。

1 系統(tǒng)硬件架構(gòu)

在當(dāng)今網(wǎng)絡(luò)帶寬日益增長(zhǎng)的背景下，傳統(tǒng)的基于軟件的流量管理系統(tǒng)或深度包監(jiān)測(cè)系統(tǒng)已無(wú)法適應(yīng)數(shù)據(jù)流的線速處理要求，而網(wǎng)絡(luò)核心節(jié)點(diǎn)處的數(shù)據(jù)吞吐量也基本上都在萬(wàn)兆比特每秒的級(jí)別，同樣需要大容量的網(wǎng)絡(luò)設(shè)備的支持。目前，國(guó)際上的研究熱點(diǎn)已經(jīng)轉(zhuǎn)向?qū)Ｓ糜布?shí)現(xiàn)高性能網(wǎng)絡(luò)設(shè)備，芯片級(jí)流量管理方法及深度包檢測(cè)方法迅速成為研究熱點(diǎn)。

本文所設(shè)計(jì)的具備深度包檢測(cè)功能的流量管理系統(tǒng)基于FPGA硬件平臺(tái)，其整體架構(gòu)如圖1所示。

圖1 系統(tǒng)硬件架構(gòu)

在圖1中，輸入至該系統(tǒng)的數(shù)據(jù)流首先經(jīng)過(guò)預(yù)處理，分路后送至不同的網(wǎng)流分類模塊。此處例化了多個(gè)網(wǎng)流分類模塊，可并行處理以提高系統(tǒng)吞吐率。分類后的數(shù)據(jù)流依據(jù)其協(xié)議協(xié)議類型或應(yīng)用類型，經(jīng)由片外DDR3緩存，分別被送至不同的DPI匹配引擎處理，進(jìn)行內(nèi)容檢測(cè)。一般情況下，DPI匹配引擎的數(shù)量較網(wǎng)流分類模塊多，這是由于二者的檢測(cè)范圍和檢測(cè)深度不同造成的。網(wǎng)流分類模塊只需在正確識(shí)別出該數(shù)據(jù)流所屬的協(xié)議或應(yīng)用后，即可停止對(duì)其進(jìn)行檢測(cè)；而DPI匹配引擎必須將每一數(shù)據(jù)包中的應(yīng)用層載荷的內(nèi)容從頭到尾過(guò)濾一遍，這是因?yàn)榉欠ㄐ畔⒒蛲{字段可能出現(xiàn)在數(shù)據(jù)包載荷中的任意位置。

經(jīng)由DPI匹配引擎后的數(shù)據(jù)流，若被檢測(cè)出威脅信息，可將其送至專門模塊做進(jìn)一步處理；若未被檢測(cè)出威脅信息，則將其送往本文所設(shè)計(jì)的隊(duì)列管理器，在隊(duì)列管理器內(nèi)部基于鏈表結(jié)構(gòu)構(gòu)建邏輯隊(duì)列，等待后級(jí)調(diào)度器的調(diào)度輸出，以實(shí)現(xiàn)針對(duì)不同協(xié)議或應(yīng)用類型的流量控制。

2 隊(duì)列管理器的結(jié)構(gòu)設(shè)計(jì)

網(wǎng)絡(luò)流量管理系統(tǒng)中主要存在兩項(xiàng)關(guān)鍵技術(shù)：一是基于DPI的流分類技術(shù)，用于應(yīng)用與協(xié)議識(shí)別；二是具備一定緩存容量的隊(duì)列管理機(jī)制，用于實(shí)現(xiàn)對(duì)數(shù)據(jù)包的緩沖管理、基于流的排隊(duì)管理以及數(shù)據(jù)流的輸出調(diào)度和輸出速度控制等。

隊(duì)列管理器的模型結(jié)構(gòu)如圖2所示。其主體部分由多個(gè)相互獨(dú)立的先入先出隊(duì)列構(gòu)成，每一隊(duì)列與一特定協(xié)議或應(yīng)用對(duì)應(yīng)，多個(gè)隊(duì)列可同屬同一協(xié)議與應(yīng)用。對(duì)于某一特定隊(duì)列，為其分配一隊(duì)列編號(hào)，稱之為Flow ID（流編號(hào)）。此處Flow ID的數(shù)值范圍為0-4095，可同時(shí)對(duì)4096個(gè)隊(duì)列進(jìn)行管理。需要注意的是，這里提到的隊(duì)列數(shù)量，可根據(jù)業(yè)務(wù)的實(shí)際需求來(lái)進(jìn)行動(dòng)態(tài)調(diào)整。各個(gè)隊(duì)列共享同一塊數(shù)據(jù)緩沖區(qū)，考慮到系統(tǒng)中的網(wǎng)流分類模塊和DPI匹配引擎對(duì)片內(nèi)存儲(chǔ)資源的需求，本文以DDR3作為該隊(duì)列管理器的數(shù)據(jù)緩沖區(qū)，基于鏈表結(jié)構(gòu)在片內(nèi)為其構(gòu)建邏輯隊(duì)列，而實(shí)際的數(shù)據(jù)存儲(chǔ)至片外DDR3中，由此可在較低片內(nèi)存儲(chǔ)資源消耗的情況下，實(shí)現(xiàn)對(duì)上千個(gè)數(shù)據(jù)流的精確管理。特別地，本文所設(shè)計(jì)的隊(duì)列管理器具有以下特點(diǎn)：

（1）可針對(duì)特定業(yè)務(wù)，單獨(dú)為其構(gòu)建隊(duì)列?？苫谟脩襞渲?，為某一隊(duì)列分配固定的緩存資源，即定義隊(duì)列深度的上限與下限。同時(shí)設(shè)立公共緩存池，待某一隊(duì)列獨(dú)有的緩存資源耗盡時(shí)，可申請(qǐng)使用共享緩存；

（2）每一隊(duì)列分屬不同的優(yōu)先級(jí)，同一優(yōu)先級(jí)的隊(duì)列具有同等的被輸出調(diào)度的機(jī)會(huì)。輸出調(diào)度器根據(jù)調(diào)度權(quán)重在不同優(yōu)先級(jí)的隊(duì)列之間分配帶寬；

（3）使用片外存儲(chǔ)器DDR3作為共享緩存，在保障了整個(gè)系統(tǒng)吞吐量的同時(shí)，有效地減少了片內(nèi)存儲(chǔ)資源的消耗；

（4）以塊為單位對(duì)隊(duì)列管理器中的大容量數(shù)據(jù)緩沖區(qū)DDR3進(jìn)行劃分并為之分配指針，塊與塊所對(duì)應(yīng)的指針以鏈表的形式構(gòu)建邏輯隊(duì)列。邏輯隊(duì)列所對(duì)應(yīng)的指針存儲(chǔ)至片內(nèi)以提高自由指針的獲取和歸還速度以及邏輯隊(duì)列的訪問(wèn)速度。

圖2 隊(duì)列管理器的模型結(jié)構(gòu)

針對(duì)圖1中的隊(duì)列管理器，其具體電路細(xì)節(jié)如圖3所示，包括寫預(yù)處理電路、自由指針管理電路、多隊(duì)列控制電路、DDR3控制器、DDR3用戶接口電路和調(diào)度器等主要組成部分。

圖3 隊(duì)列管理器的電路結(jié)構(gòu)

其中，需要特別說(shuō)明的是，對(duì)于自由指針管理電路，其主要負(fù)責(zé)維護(hù)系統(tǒng)當(dāng)前可用的所有自由指針，同時(shí)實(shí)現(xiàn)指針?lè)职l(fā)與指針回收的功能。自由指針指向了DDR3存儲(chǔ)區(qū)中未被使用的存儲(chǔ)空間，對(duì)于這一部分存儲(chǔ)空間，后續(xù)可能被分配至任意隊(duì)列，而非被某一固定隊(duì)列所有，這也是提高整個(gè)隊(duì)列管理器的靈活性與資源利用率的有效方式。

2.1 工作流程

系統(tǒng)上電后，DD3控制器首先對(duì)DDR3進(jìn)行初始化，待初始化完成后，可依據(jù)圖4所示流程圖，完成隊(duì)列創(chuàng)建、數(shù)據(jù)寫入操作。

圖4 數(shù)據(jù)寫入流程

數(shù)據(jù)流經(jīng)分類、深度包檢測(cè)后，若未被檢測(cè)出威脅信息，將攜帶各自的Flow ID被送至隊(duì)列管理器，F(xiàn)low ID定義了當(dāng)前數(shù)據(jù)流應(yīng)當(dāng)所屬的隊(duì)列。隊(duì)列管理器中的控制器以Flow ID為地址，從電路內(nèi)部相應(yīng)的片內(nèi)RAM中讀取出當(dāng)前隊(duì)列的狀態(tài)信息，包括當(dāng)前隊(duì)列深度、隊(duì)列首指針地址、尾指針地址、尾指針地址所對(duì)應(yīng)的存儲(chǔ)區(qū)余量等。若當(dāng)前隊(duì)列深度小于系統(tǒng)為該隊(duì)列的預(yù)留深度，則可以直接進(jìn)行后續(xù)的自由指針獲取、數(shù)據(jù)存儲(chǔ)操作，進(jìn)而更新隊(duì)列狀態(tài)信息，繼續(xù)進(jìn)行下一數(shù)據(jù)流的寫入；若當(dāng)前隊(duì)列深度大于系統(tǒng)為該隊(duì)列的預(yù)留深度，則需要先向公共緩沖區(qū)申請(qǐng)額外的緩存資源，申請(qǐng)成功后方可進(jìn)行后續(xù)操作。

數(shù)據(jù)流的讀出過(guò)程與上述過(guò)程類似。調(diào)度器針對(duì)某一特定隊(duì)列，發(fā)出數(shù)據(jù)讀取請(qǐng)求，相應(yīng)隊(duì)列接收到該請(qǐng)求后，從DDR3中讀取出隊(duì)首的數(shù)據(jù)，隨后歸還自由指針、更新隊(duì)列狀態(tài)信息。

2.2 基于塊的存儲(chǔ)區(qū)分配

隊(duì)列管理器需要能夠提供一定的抗流量波動(dòng)能力。假設(shè)在某種情況下，某一協(xié)議或某一應(yīng)用所對(duì)應(yīng)的數(shù)據(jù)流量突然增多，進(jìn)而導(dǎo)致其所對(duì)應(yīng)的隊(duì)列深度急劇增加，隊(duì)列管理器就需要為該隊(duì)列分配更多的存儲(chǔ)資源，這就對(duì)整個(gè)隊(duì)列管理器所能擁有的最大存儲(chǔ)資源提出了更高的要求。在網(wǎng)絡(luò)流量管理系統(tǒng)中，為了提高流分類模塊與DPI匹配引擎的處理速度，一般將其檢測(cè)所需的DFA(Deterministic Finite Automata,確定型有窮自動(dòng)機(jī))表項(xiàng)存儲(chǔ)至片內(nèi)RAM中[7]，而DFA表項(xiàng)的存儲(chǔ)往往需要消耗大量的片內(nèi)存儲(chǔ)資源，特別是在協(xié)議特征集或規(guī)則集較大的情況下，這種現(xiàn)象尤為嚴(yán)重。

考慮到DDR3具有存儲(chǔ)容量大、讀寫速度快等優(yōu)勢(shì)，因此采用片外DDR3作為數(shù)據(jù)緩沖區(qū)。為了提高讀寫效率，DDR3采用突發(fā)操作，在突發(fā)長(zhǎng)度為8，突發(fā)數(shù)據(jù)位寬為64 bits的前提下，一次突發(fā)操作可以寫入或讀出512 bits數(shù)據(jù)。傳統(tǒng)的基于鏈表的隊(duì)列管理器，一個(gè)指針往往與單次讀寫數(shù)據(jù)寬度對(duì)應(yīng)。在此處，一個(gè)指針對(duì)應(yīng)于512 bits的數(shù)據(jù)。對(duì)于存儲(chǔ)容量為4GB的DDR3，采用上述方式劃分存儲(chǔ)空間，總共所需的指針數(shù)量為4 GB/512 bits=8 MB。指針數(shù)量過(guò)多而無(wú)法存儲(chǔ)于片內(nèi)，只能存儲(chǔ)至DDR3中，將DDR3中的一部分空間作為自由指針存儲(chǔ)區(qū)。在這種方式下，可以使用指針預(yù)讀取的方式，將自由指針提前讀取至片內(nèi)，供自由指針管理模塊進(jìn)行指針?lè)职l(fā)操作，以提高隊(duì)列管理效率[7]。這種方法的優(yōu)點(diǎn)是隊(duì)列管理器對(duì)數(shù)據(jù)的操作管理靈活，操作模式簡(jiǎn)單，存儲(chǔ)管理顆粒度精細(xì)，但同時(shí)該方法需要消耗大量的資源來(lái)存儲(chǔ)自由指針和邏輯隊(duì)列。由于鏈表的存儲(chǔ)和訪問(wèn)特點(diǎn)，通常需要使用高速靜態(tài)RAM進(jìn)行鏈表存儲(chǔ)。在很多典型的應(yīng)用中，如果數(shù)據(jù)緩沖區(qū)容量非常大，那么需要的指針緩沖區(qū)深度也會(huì)很大，此時(shí)使用芯片內(nèi)部或者FPGA內(nèi)部的存儲(chǔ)器實(shí)現(xiàn)會(huì)消耗大量的片內(nèi)資源，通常需要使用片外高速存儲(chǔ)器進(jìn)行鏈表存儲(chǔ)，但此時(shí)的存儲(chǔ)訪問(wèn)速度會(huì)受到片外存儲(chǔ)器訪問(wèn)速度的制約，會(huì)使DDR等大容量數(shù)據(jù)緩沖區(qū)的讀寫速度優(yōu)勢(shì)不能得到充分發(fā)揮?；诖耍疚奶峁┝艘环N基于大顆粒度存儲(chǔ)單元的隊(duì)列管理器實(shí)現(xiàn)機(jī)制，具體電路細(xì)節(jié)如圖5、6所示。

對(duì)大容量數(shù)據(jù)緩沖區(qū)以塊為單位進(jìn)行劃分，一個(gè)塊內(nèi)可以存儲(chǔ)多個(gè)數(shù)據(jù)流，以塊為單位分配指針，可以使指針的數(shù)量大大減少，從而減少了自由指針和邏輯隊(duì)列的資源消耗；此時(shí)自由指針和邏輯隊(duì)列可以存儲(chǔ)在高速片內(nèi)RAM中以提高自由指針的獲取和歸速度以及邏輯隊(duì)列的訪問(wèn)速度；本地信元按照塊內(nèi)部地址進(jìn)行連續(xù)存儲(chǔ)或讀取，塊與塊所對(duì)應(yīng)的指針以鏈表的形式構(gòu)建邏輯隊(duì)列，可以減小指針的獲取和歸還頻率。這種管理方式可靠、高效且易于擴(kuò)展以支持更大的數(shù)據(jù)緩沖區(qū)容量。

圖5 自由指針及邏輯隊(duì)列的組織結(jié)構(gòu)

圖6 DDR3的地址劃分與尋址方式

3 仿真結(jié)果與分析

本設(shè)計(jì)中，隊(duì)列管理器的電路核心模塊采用Verilog HDL編程實(shí)現(xiàn)，開(kāi)發(fā)環(huán)境采用的是Xilinx集成開(kāi)發(fā)環(huán)境ISE 14.7，使用仿真軟件Modelsim SE 10.6d對(duì)整個(gè)系統(tǒng)進(jìn)行行為級(jí)仿真。

3.1 自由指針的獲取及隊(duì)列狀態(tài)更新的仿真

某一隊(duì)列所使用的當(dāng)前指針，若其所對(duì)應(yīng)的內(nèi)部緩沖區(qū)已無(wú)法緩存更多的數(shù)據(jù)，且恰逢該隊(duì)列有新的數(shù)據(jù)流要加入時(shí)，那么該隊(duì)列需要向自由指針管理模塊發(fā)出申請(qǐng)（ingress_ptr_req=1），同時(shí)附帶當(dāng)前隊(duì)列的Flow ID（ingress_qnr=64，說(shuō)明當(dāng)前隊(duì)列的流編號(hào)為64，如圖7所示），請(qǐng)求自由指針管理模塊分發(fā)給自己一個(gè)新的自由指針，以供使用。自由指針管理模塊接收到請(qǐng)求，在發(fā)出應(yīng)答的同時(shí)（ingress_ptr_ack=1）,將一暫未使用的自由指針?lè)峙浣o該隊(duì)列（ingress_ptr=03ffb）,同時(shí)更新本模塊內(nèi)部的隊(duì)列狀態(tài)信息，包括隊(duì)列的首尾指針地址（ht_ram）、隊(duì)列長(zhǎng)度（q_len_ram）、邏輯隊(duì)列所對(duì)應(yīng)的鏈表（ll_ram），上述信息皆以片內(nèi)RAM存儲(chǔ)。

3.2 指針與塊內(nèi)地址聯(lián)合尋址的仿真

前文圖6中描述的尋址方式，需要將指針與塊內(nèi)地址結(jié)合起來(lái)，才能正確地訪問(wèn)單個(gè)存儲(chǔ)數(shù)據(jù)單元，其中指針指示了DDR3中某一存儲(chǔ)塊的首地址，塊內(nèi)地址指示了當(dāng)前數(shù)據(jù)位相對(duì)與當(dāng)前存儲(chǔ)塊首地址的偏移量。

若當(dāng)前的塊內(nèi)地址（wr_ptr_b）達(dá)到預(yù)先設(shè)計(jì)的閾值，信號(hào)wr_ptr_reach_rail將被置1，表示當(dāng)前塊內(nèi)已無(wú)法再存儲(chǔ)下一數(shù)據(jù)包。當(dāng)下一數(shù)據(jù)到來(lái)時(shí)，隊(duì)列向自由指針管理模塊申請(qǐng)得到新的指針（ll_in=03ffb），同時(shí)當(dāng)前塊內(nèi)地址被更新為0（在圖8中，wr_ptr_b由471變?yōu)?），表示新的數(shù)據(jù)將存儲(chǔ)至由新指針指向的存儲(chǔ)塊內(nèi)。

3.3 業(yè)務(wù)流調(diào)度輸出的仿真

隊(duì)列管理器中的數(shù)據(jù)輸出受調(diào)度器的控制。調(diào)度器依據(jù)其內(nèi)部運(yùn)行的調(diào)度算法，計(jì)算出當(dāng)前需要調(diào)度輸出的隊(duì)列編號(hào)，在cell_q_req_map有效時(shí)（cell_q_req_map不為0），通過(guò)cell_q_req_0信號(hào)指示出希望讀取的數(shù)據(jù)在哪一隊(duì)列，從而完成一次數(shù)據(jù)讀取請(qǐng)求，如圖9所示。

圖7 自由指針獲取及隊(duì)列狀態(tài)更新的仿真結(jié)果

圖8 指針與塊內(nèi)地址聯(lián)合尋址的仿真結(jié)果

圖9 業(yè)務(wù)流調(diào)度輸出的仿真結(jié)果

4 結(jié) 語(yǔ)

本文提出了一種基于FPGA硬件平臺(tái)的網(wǎng)絡(luò)流量管理系統(tǒng)架構(gòu)，在此基礎(chǔ)上，針對(duì)其中的核心關(guān)鍵模塊，隊(duì)列管理器，進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。所設(shè)計(jì)的隊(duì)列管理器為了減少片內(nèi)資源消耗，且能夠提供較大容量的數(shù)據(jù)緩存功能，使用了片外DDR3作為數(shù)據(jù)緩沖區(qū)。此外，針對(duì)鏈表結(jié)構(gòu)，提出了一種可靠高效的基于塊的存儲(chǔ)區(qū)分配方式，在提高了電路處理速度的同時(shí)，也可以支持更大的數(shù)據(jù)緩沖區(qū)容量。

仿真結(jié)果表明，該電路實(shí)現(xiàn)了對(duì)不同流的有效管理，正確地完成了數(shù)據(jù)流的寫入與讀取操作，能夠?qū)Σ煌臉I(yè)務(wù)提供不同的QoS保證，減少了關(guān)鍵業(yè)務(wù)的時(shí)延。進(jìn)一步地，本文所設(shè)計(jì)的隊(duì)列管理器可以作為一種通用模塊，應(yīng)用于不同種類的網(wǎng)絡(luò)設(shè)備中，以實(shí)現(xiàn)對(duì)不同業(yè)務(wù)流的管理。