張 華，辛海華，秦 麗，張會(huì)新

（1.中北大學(xué) 電子測試技術(shù)國家重點(diǎn)實(shí)驗(yàn)室，山西 太原 030051；2.北京宇航系統(tǒng)工程研究所，北京 100000）

0 引 言

在飛行器試驗(yàn)中各種參數(shù)對飛行器的影響有著非常大的影響，如力學(xué)中的壓力、過載、振動(dòng)、沖擊、加速度等，這些參數(shù)的實(shí)時(shí)性和準(zhǔn)確性直接影響到飛行器試驗(yàn)成功與否，所以一種或多種傳感器放置于飛行器的多個(gè)不同位置是必不可少的[1]。目前，在飛行器的實(shí)驗(yàn)中，多路傳感器信號的準(zhǔn)確性和精度一直是制約航空航天的一大難題。設(shè)計(jì)高精度的A/D 采集和高頻信號采集，可以有效地提高飛行器的可靠性和準(zhǔn)確性。

1 總體方案設(shè)計(jì)

存儲(chǔ)設(shè)備的設(shè)計(jì)是基于FPGA 的多路傳感器信號實(shí)現(xiàn)高精度采集，高速存儲(chǔ)，該設(shè)備可以對加速度計(jì)、噪聲傳感器、高平振動(dòng)傳感器進(jìn)行高精度采集。加速度計(jì)信號存儲(chǔ)設(shè)備的設(shè)計(jì)基于FPGA 的多路傳感器信號實(shí)現(xiàn)高精度采集，高速存儲(chǔ)，該設(shè)備可以對加速度計(jì)、噪聲傳感器、高平振動(dòng)傳感器進(jìn)行高精度采集。

其中加速度計(jì)信號轉(zhuǎn)換精度不少于22 位，采樣頻率為1 kHz，電壓輸入范圍[2]為0～5 V，采用AD7767芯片；噪聲、高頻傳感器不少于8位，噪聲傳感器信號采樣頻率為50 kHz，高頻振動(dòng)傳感器信號采樣頻率[3]為10 kHz，采用AD7492 芯片。電源供電由28 V 供電，經(jīng)DC-DC 轉(zhuǎn)換為5 V，再由電源轉(zhuǎn)換芯片轉(zhuǎn)出3.3 V，2.5 V，1.2 V?？傮w方案如圖1所示。

2 硬件電路設(shè)計(jì)

2.1 高精度電路設(shè)計(jì)

AD7767 在設(shè)計(jì)中采用全差分驅(qū)動(dòng)，ADA4941-1 具有功耗低、噪聲小的特點(diǎn)，非常適合驅(qū)動(dòng)分辨率為24 位的A/D 轉(zhuǎn)換器AD7767。ADA4941-1 由雙通道軌對軌運(yùn)算放大器組成。利用ADA4941-1 與AD7767 組成高精度 ADC 電路，如圖2所示。

圖1 總體方案Fig.1 Overall scheme

圖2 高精度ADC 電路Fig.2 High-precision ADC circuit

ADR445 具有超低噪聲、高精度和低溫漂性能，它的輸出電壓隨溫度變化程度較低，噪聲只有2.25 V 峰峰值[4]，這種特性非常適合于高端數(shù)據(jù)采集系統(tǒng)中的信號轉(zhuǎn)換。采用ADR445 作為AD7767 的基準(zhǔn)電壓源[5]，電路連接原理圖如圖3所示。

圖3 基準(zhǔn)電壓源Fig.3 Reference voltage source

2.2 噪聲、高頻信號A/D轉(zhuǎn)換電路設(shè)計(jì)

AD7492 負(fù)責(zé)采集模擬開關(guān)ADG706 選通的噪聲或者高頻振動(dòng)傳感器信號，圖4為AD7492 的電路連接原理圖。經(jīng)模擬開關(guān)選通后的模擬電壓從VIN 管腳輸入，信號為啟動(dòng)A/D 轉(zhuǎn)換器的寫信號，當(dāng)A/D 正在忙于進(jìn)行數(shù)據(jù)轉(zhuǎn)換時(shí)，它的狀態(tài)通過BUSY 信號顯示出來，BUSY 信號即為 A/D 忙信號。DB0～DB11 為 A/D 轉(zhuǎn)換后輸出數(shù)據(jù)[6]。PS（FS）管腳為控制AD7492 工作狀態(tài)信號，直接設(shè)置為高電平，使其處于局部睡眠模式，在一定程度上降低A/D 的功耗。

多路模擬開關(guān)主要實(shí)現(xiàn)對輸入端的信號進(jìn)行切換和選擇。采集的信號有4 路噪聲信號和8 路高頻信號，設(shè)計(jì)兩種模擬開關(guān)組對噪聲和高頻混合信號進(jìn)行選通，其中4 路噪聲信號采用1 片16 通道的ADG706 即可實(shí)現(xiàn)通道選擇[7]，對于8 路高頻信號，也可以采用1 片雙4 選1的模擬開關(guān)ADG709 進(jìn)行選通。圖5為模擬開關(guān)組成原理框圖。

圖4 AD7492 電路原理圖Fig.4 Schematic diagram of AD7492 circuit

圖5 模擬開關(guān)組成原理圖Fig.5 Composition schematic of analog switch

2.3 FPGA供電電路設(shè)計(jì)

FPGA 供電有2.5 V，1.2 V 和3.3 V。低壓差線性穩(wěn)壓電源轉(zhuǎn)換芯片TPS70345[8]，它是雙通道輸出電壓，能輸出 3.3 V 和 1.2 V 電壓。FPGA 的輔助電壓為 2.5 V，本設(shè)計(jì)采用AMS1117 系列穩(wěn)壓源器件AMS1117-2.5，該系列穩(wěn)壓器能輸出穩(wěn)定的2.5 V 電源電壓，并且AMS1117的片上微調(diào)功能通過自身的調(diào)節(jié)把基準(zhǔn)電壓調(diào)整誤差縮小到1.5%以內(nèi)[9]，同時(shí)也具有限流調(diào)節(jié)的功能，可以盡量減少電源電路或穩(wěn)壓器超載而造成的壓力，還可以滿足FPGA 對供電電源的穩(wěn)定性要求，供電模塊電路如圖6所示。

圖6 2.5 V 電壓輸出電路Fig.6 Output circuit of 2.5 V voltage

3 A/D采集邏輯分析

AD7767 工作的邏輯時(shí)序圖如圖7所示，在第一個(gè)MCLK 時(shí)鐘上升沿到來時(shí)對差分輸入電壓差啟動(dòng)轉(zhuǎn)換，SCLK 是該A/D 器件的串行移位輸入時(shí)鐘，在SCLK 下降沿到來時(shí)將轉(zhuǎn)換后的數(shù)據(jù)串行移位輸出。的下降沿指示著A/D 的輸出寄存器內(nèi)有新數(shù)據(jù)字可用，在允許從SDO 引腳讀取輸出數(shù)據(jù)期間保持低電平，不從器件讀取數(shù)據(jù)時(shí)信號變?yōu)檫壿嫺唠娖?。在FPGA 從SDO 讀出A/D 轉(zhuǎn)化后的數(shù)據(jù)時(shí)，轉(zhuǎn)換結(jié)果最高位MSB 在下降沿送至SDO 線，隨后轉(zhuǎn)換結(jié)果的其余23 位在 SCLK 下降沿逐個(gè)送至 SDO 線，F(xiàn)PGA 內(nèi)寄存器data[23：0]讀取數(shù)據(jù)在SCLK 上升沿讀取，對讀取到的數(shù)據(jù)進(jìn)行編幀，再存儲(chǔ)到存儲(chǔ)器中。

圖7 AD7767 工作的邏輯時(shí)序圖Fig.7 Logical timing diagram of AD7767

圖8 AD7492 工作時(shí)序圖Fig.8 Timing diagram of AD7492

4 測試結(jié)果

設(shè)備上電進(jìn)行數(shù)據(jù)采集和分析。圖9為讀取的一幀模擬量數(shù)據(jù)。模擬量數(shù)據(jù)的幀頭標(biāo)志位為EB 90，便于查找和分析一幀完整的數(shù)據(jù)，幀計(jì)數(shù)用來記錄已經(jīng)采集了的數(shù)據(jù)量，確保每一幀數(shù)據(jù)是否連續(xù)，保證數(shù)據(jù)不丟失。0X14 6F 為高頻信號小幀標(biāo)志，用來區(qū)分噪聲信號、高頻振動(dòng)信號和加速度計(jì)信號。存儲(chǔ)器對模擬量進(jìn)行A/D 轉(zhuǎn)換及采集存儲(chǔ)后，通過上位機(jī)進(jìn)行回讀和軟件分析處理，相差小于1 mV，可見加速度計(jì)信號、傳感器信號的精度已經(jīng)達(dá)到高精度范圍。

圖9 存儲(chǔ)器回讀的片段數(shù)據(jù)Fig.9 Segment data read by memory

5 結(jié) 語

本文設(shè)計(jì)一種以FPGA 為主控芯片的高精度多參數(shù)傳感器信號存儲(chǔ)模塊，采用AD7767 作為加速度計(jì)傳感器信號采集工作核心，AD7492 作為高頻傳感器信號采集工作核心，AD7767 與ADA4941-1 組成高精度ADC以確保傳感器信號的高精度存儲(chǔ)，實(shí)現(xiàn)多參數(shù)傳感器信號的高精度存儲(chǔ)。通過多次實(shí)際測試顯示，模塊對多參數(shù)傳感器信號的存儲(chǔ)精度高，且具有很高的可靠性，已成功運(yùn)用于實(shí)際工程中。