文/柴俊 王維 陳玲 楊松

1 引言

嵌入式系統(tǒng)通常由一個或多個處理平臺組成。PowerPC是一種精簡指令集架構的中央處理器。Powerpc處理器有廣泛的實現(xiàn)范圍。同時該處理器具有非常強的嵌入式表現(xiàn)，因為它具有高性能、低功耗、低散熱的特點。

FPGA包含可編程邏輯元件的集成電路，是在PAL、GAL、CPLD等編程器件的基礎上進一步發(fā)展的產(chǎn)物。它的出現(xiàn)既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

本文提出一種以PowerPC為核心，F(xiàn)PGA為協(xié)處理器的音頻轉換模塊的設計方案。其中包括硬件設計、應用軟件設計，以及FPGA程序設計方案。

2 整體架構設計

本文采用FPGA+PowerPC架構作為音頻數(shù)據(jù)轉換模塊的核心，PowerPC作為主處理器，用于音頻數(shù)字信號接收、解包、命令收發(fā)以及將解完包的音頻數(shù)據(jù)傳輸給FPGA使用。PowerPC通過Local Bus總線與FPGA相連，通過映射的地址空間進行命令與數(shù)據(jù)的交互。FPGA作為協(xié)處理器，接收來自PowerPC的相關指令和音頻數(shù)字信號，對音頻數(shù)據(jù)進行處理。FPGA處理完成之后的數(shù)據(jù)通過DAC模塊生成模擬音頻數(shù)據(jù)，如圖1。

表1：測試結果

圖3：PowerPC軟件流程

圖4：FPGA邏輯設計框圖

3 硬件電路設計

主控CPU采用freecale公司的PowerPC架構P1020處理器，外接兩片512MB的DDR3存儲器、64MB的NorFlash以及512MB NandFlash。P1020外接3路千兆以太網(wǎng)PHY芯片（88E1111）用于音頻數(shù)據(jù)接收、命令接收以及調試。在板子上引出1路MAX3232接口用于打印調試。VPX接口與VPX底板連接。選用Xilinx公司的KINTEX-7系列芯片作為協(xié)處理器用于數(shù)據(jù)管理。FPGA芯片使用DDR3接口外擴4片DDR3芯片，總容量為1GB，同時使用4個PCM5102用于D/A轉換，如圖2所示。

4 PowerPC軟件設計

PowerPC通過以太網(wǎng)接口與音頻信號源進行通信，通過Localbus總線與FPGA進行交互。

FPGA與PowerPC通信，首先需要將FPGA映射到PowerPC的地址空間中。本文使用Localbus總線，通過配置eLBC_BR2和eLBC_OR2寄存器將1M空間從FPGA映射到PowerPC地址空間中。

PowerPC通過以太網(wǎng)接收音頻數(shù)據(jù)，將收到的數(shù)據(jù)根據(jù)協(xié)議解包獲得音頻數(shù)據(jù)的元數(shù)據(jù)。本文中的音頻模塊提供4種采樣率，根據(jù)協(xié)議將包頭信息中采樣率的字段解析后，并將其寫入FPGA在PowerPC映射空間ControlBlock中的控制采樣率寄存器?？刂泼顚懭牒?，將音頻元數(shù)據(jù)根據(jù)包頭中的通道號寫入不同通道的DMA空間中。再配置DMA控制器的DMA_MR、DMA_SAR、DMA_SATR、DMA_DAR、DMA_DATR、DMA_BCR寄存器使DMA符合FPGA的需求，就可以寫入FPGA的數(shù)據(jù)接收地址，數(shù)據(jù)通過Localbus總線傳至FPGA中。如圖3所示。

5 FPGA邏輯設計

Xilinx公司的KINTEX-7芯片擁有豐富的外圍接口，可以用來實現(xiàn)多模塊間的復雜通信。KINTEX-7系列高容量高性能FPGA采用Verilog HDL硬件描述語言來進行編程，能夠靈活的實現(xiàn)信號的采集及存儲、提高了程序的可移植性和可維護性。

FPGA邏輯設計按照功能模塊，可劃分為eLBC控制器模塊，F(xiàn)IFO模塊，時鐘模塊，IIS控制器模塊，F(xiàn)PGA邏輯設計框圖如圖4。

音頻數(shù)據(jù)接收過程中，音頻轉換板上的PowerPC通過網(wǎng)絡接收到數(shù)據(jù)和指令，然后通過localbus總線傳輸給FPGA的eLBC控制模塊。eLBC控制模塊收到命令后將采樣率和通道選擇命令傳給時鐘模塊。時鐘模塊根據(jù)指令對FIFO收到的數(shù)據(jù)根據(jù)采樣率進行采樣。

FPGA中的FIFO模塊收到PowerPC通過localbus傳輸?shù)囊纛l數(shù)據(jù)，將收到的16位音頻數(shù)據(jù)通過拼接生成32位的音頻數(shù)據(jù)。拼接之后的數(shù)據(jù)，再根據(jù)之前配置好的時鐘模塊進行采樣按照一定的節(jié)拍寫入IIS控制器中進行并串轉換。串行數(shù)據(jù)通過IIS傳到DAC模塊中生成模擬信號，最后通過VPX底板傳出。

6 試驗測試

在實驗室進行了多通道多采樣率的測試，測試結果如表1所示。

7 結語

本文將PowerPC和FPGA結合的設計實現(xiàn)的音頻轉換模塊，合理利用了PowerPC控制功能和FPGA的運算能力。經(jīng)測試表明，本音頻轉換模塊具備多通道多采樣率，靈活切換，易于擴展等特點。