李維 江虹 伍春 鄧皓文

摘 要：針對(duì)經(jīng)典的Gardner定時(shí)恢復(fù)算法存在同步建立時(shí)間長(zhǎng)、同步穩(wěn)定性能差等問(wèn)題，提出一種改進(jìn)環(huán)路結(jié)構(gòu)的Gardner定時(shí)同步恢復(fù)算法。首先，該算法選用立方插值和分段拋物線插值兩種插值濾波器進(jìn)行插值，得到兩路最佳插值序列;其次，分別計(jì)算兩路插值序列對(duì)應(yīng)的定時(shí)誤差并求加權(quán)平均值，得到環(huán)路的定時(shí)誤差;最后，以兩路最佳插值序列的加權(quán)平均值作為環(huán)路輸出。針對(duì)正交相移鍵控（QPSK）、正交幅度調(diào)制（16QAM）兩種調(diào)制信號(hào)進(jìn)行了仿真驗(yàn)證。仿真結(jié)果表明，該改進(jìn)算法作用于QPSK信號(hào)時(shí)同步穩(wěn)定性更好，相比作用于16QAM信號(hào)，其環(huán)路開始同步時(shí)碼元的位置對(duì)應(yīng)的序列數(shù)明顯減小;并且該算法在信噪比為-5dB的情況下使QPSK信號(hào)星座圖收斂半徑為0.26左右，與類似鎖頻鎖相（FPLL）的改進(jìn)Gardner定時(shí)恢復(fù)算法相比收斂半徑減小約0.08，該算法有效地縮短了同步建立的時(shí)間，提高了環(huán)路的穩(wěn)定性，可廣泛應(yīng)用于高速解調(diào)系統(tǒng)。

關(guān)鍵詞：位同步環(huán)路結(jié)構(gòu);改進(jìn)型Gardner算法;加權(quán)平均;同步建立時(shí)間;同步性能

中圖分類號(hào)：TN911.7

文獻(xiàn)標(biāo)志碼：A

Abstract： Aiming at the problems of long synchronization setup time and poor synchronization stability in classical Gardner timing recovery algorithms， a Gardner timing synchronization recovery algorithm with improved loop structure was proposed. Firstly， two interpolation filters with cubic interpolation and piece wise parabolic interpolation were used to obtain two optimal interpolation sequences. Secondly， the timing errors corresponding to the two interpolation sequences were calculated respectively and the weighted average value was obtained to gain the timing error of the loop. Finally， the weighted average value of two optimal interpolation sequences was used as the loop output. The simulation experiments of two modulated signals of Quadrature Phase Shift Keying （QPSK） and 16 Quadrature Amplitude Modulation （16QAM） were performed. Simulation results show that the synchronization stability of the proposed algorithm is better on QPSK signal. Compared with performing on 16QAM signal， the number of sequences corresponding to the position of the symbols when the loop starts the synchronization is obviously reduced. Additionally by using the propposed algorithm， the convergence radius of the QPSK constellation is about 0.26 when the SNR is -5dB. Compared with the improved Gardner timing recovery algorithm similar to Frequency and Phase Lock Loop （FPLL）， the convergence radius is reduced by 0.08. This algorithm effectively shortens the synchronization setup time， improves the stability of the loop， and can be widely applied in high-speed demodulation system.

Key words： bit synchronization loop structure; improved Gardner algorithm; weighted average; synchronization setup time; synchronization performance

0 引言

定時(shí)恢復(fù)是數(shù)字解調(diào)技術(shù)中的關(guān)鍵環(huán)節(jié)，對(duì)解調(diào)系統(tǒng)的性能有著重要的影響[1-2]。早期的Gardner定時(shí)同步算法能夠較好地解決接收端接收到的信號(hào)與本地時(shí)鐘信號(hào)不一致的問(wèn)題，但存在同步建立時(shí)間長(zhǎng)、穩(wěn)定性較差等缺陷，其環(huán)路性能難以滿足當(dāng)前高速解調(diào)系統(tǒng)的需要[3-4]。隨著數(shù)字解調(diào)技術(shù)的快速發(fā)展，同步建立時(shí)間短、環(huán)路穩(wěn)定性高的定時(shí)恢復(fù)算法成為一項(xiàng)迫切需求[5]。

為此，文獻(xiàn)[6]利用相鄰碼元符號(hào)相同時(shí)，對(duì)誤差檢測(cè)器檢測(cè)出的誤差進(jìn)行取反，得出了一種改進(jìn)的Gardner算法，記為改進(jìn)的Gardner定時(shí)恢復(fù)算法1（modified Gardner timing recovery Algorithm 1，mGA1）;文獻(xiàn)[7]對(duì)mGA1算法進(jìn)行了改進(jìn)（記為mGA2算法），降低了算法復(fù)雜度。上述兩種方法在一定程度上提高了符號(hào)同步的性能，但仍然存在算法復(fù)雜度高、硬件資源消耗大、環(huán)路穩(wěn)定性較差等問(wèn)題。為克服上述方法的不足，文獻(xiàn)[8]提出了一種類似鎖頻鎖相（Frequency and Phase Lock Loop， FPLL）的改進(jìn)Gardner定時(shí)恢復(fù)算法（記為mGA3算法），其同步性能與mGA1算法和mGA2算法相比有了進(jìn)一步的提升;但該算法在同步過(guò)程中，符號(hào)收斂速度較慢，定時(shí)抖動(dòng)較大。為提高數(shù)據(jù)處理速度，文獻(xiàn)[9]在原有串行定時(shí)同步的基礎(chǔ)上，對(duì)Gardner算法進(jìn)行了改進(jìn)，提出了一種并行Gardner定時(shí)同步算法，在一定程度上提高了數(shù)據(jù)處理的速度;但環(huán)路分?jǐn)?shù)間隔收斂時(shí)抖動(dòng)較大，不穩(wěn)定，且占用較多的乘法器、加法器資源。根據(jù)文獻(xiàn)[9]算法的設(shè)計(jì)思路，文獻(xiàn)[10]提出了一種類似的并行定時(shí)同步算法，通過(guò)確定中間采樣點(diǎn)的符號(hào)來(lái)計(jì)算定時(shí)誤差，節(jié)省了部分乘法器資源，提高了數(shù)據(jù)處理的速度;但環(huán)路結(jié)構(gòu)復(fù)雜，實(shí)現(xiàn)較為困難，且同步性能有所下降。

4 結(jié)語(yǔ)

本文在研究Gardner定時(shí)同步算法原理的基礎(chǔ)上，為了解決傳統(tǒng)的Gardner定時(shí)同步算法及經(jīng)典改進(jìn)算法存在建立同步時(shí)間長(zhǎng)、同步穩(wěn)定性能差等問(wèn)題，提出一種改進(jìn)環(huán)路結(jié)構(gòu)的Gardner定時(shí)同步算法。仿真結(jié)果表明，本文改進(jìn)算法優(yōu)于經(jīng)典的Gardner定時(shí)恢復(fù)算法及已有改進(jìn)算法，對(duì)于QPSK、16QAM信號(hào)，環(huán)路作用于QPSK時(shí)，穩(wěn)定性更好，解調(diào)性能更佳;該算法使用兩路并行插值計(jì)算可能會(huì)占用更多的內(nèi)存資源，但在一定程度上提高了同步性能，縮短同步建立的時(shí)間，具有良好的可實(shí)現(xiàn)性和應(yīng)用價(jià)值。

參考文獻(xiàn)（References）

[1] 付永明， 朱江， 琚瑛玨. Gardner 定時(shí)同步環(huán)路參數(shù)設(shè)計(jì)及性能分析[J]. 通信學(xué)報(bào)， 2012， 33（6）： 191-198. （FU Y M， ZHU J， JU Y J. Parameters design and performance analysis of the timing recovery loop based on Gardner timing detector[J]. Journal on Communications， 2012， 33（6）： 191-198.）

[2] 王磊， 隋強(qiáng)， 杜昌澔， 等. 自噪聲抑制Gardner算法及位同步環(huán)路設(shè)計(jì)[J]. 紅外與激光工程， 2017， 46（6）： 187-192. （WANG L， SUI Q， DU C H， et al. Self-noise abatement Gardner algorithm and bit synchronous loop design[J]. Infrared and Laser Engineering， 2017， 46（6）： 187-192.）

[3] 肖磊. 并行高速通信解調(diào)系統(tǒng)中同步技術(shù)的研究與實(shí)現(xiàn)[D]. 成都： 電子科技大學(xué)， 2017： 28-45. （XIAO L. Study and implementation of synchronization for parallel high data rate demodulation system[D]. Chengdu： University of Electronic Science and Technology of China， 2017： 28-45.）

[4] GARDNER F M. A BPSK/QPSK timing-error detector for sampled receivers[J]. IEEE Transactions on Communications， 1986， 34（5）： 423-429.

[5] 崔龍斌. QAM解調(diào)數(shù)據(jù)并行處理定時(shí)同步技術(shù)研究[D]. 成都： 電子科技大學(xué)， 2018： 9-39. （CUI L B. Research on parallel timing synchronization technology in QAM demodulation data[D]. Chengdu： University of Electronic Science and Technology of China， 2018： 9-39.）

[6] LIM D. A modified Gardner detector for symbol timing recovery of M-PSK Signals[J]. IEEE Transactions on Communications， 2004， 52（10）： 1643-1647.

[7] YANG D W， YAN C X， WANG H， et al. Extension to Gardner timing error detector for QPSK signals[C]// Proceedings of International Conference on Wireless Communications and Signal Processing. Piscataway： IEEE， 2010： 1-5.

[8] 劉偉， 姚遠(yuǎn)程， 秦明偉. 一種改進(jìn)的Gardner定時(shí)同步算法[J]. 計(jì)算機(jī)工程， 2013， 39（11）： 299-302. （LIU W， YAO Y C， QIN M W. An improved Gardner timing synchronization algorithm[J]. Computer Engineering， 2013， 39（11）： 299-302.）

[9] LI H， WANG Z， WANG H. A high speed parallel timing synchronization algorithm for 16QAM[C]// Proceedings of the 13th International Computer Conference on Wavelet Active Media Technology and Information Processing. Piscataway： IEEE， 2016： 403-407.

[10] HU J， ZHU L， WANG J. The implementation of high speed parallel timing synchronization algorithm based on FPGA[C]// Proceedings of the 10th International Conference on Communication Software and Networks. Piscataway： IEEE， 2018： 484-487.

[11] 吳鳳輝. 高階QAM解調(diào)中的同步算法研究[D]. 哈爾濱： 哈爾濱工業(yè)大學(xué)， 2016： 10-51. （WU F H. Research on synchronization algorithms for high order QAM demodulation[D]. Harbin： Harbin Institute of Technology， 2016： 10-51.）

[12] LENG W M， ZHANG Y， YANG Z X. A modified Gardner detector for multilevel PAM/QAM system[C]// Proceedings of the 2008 International Conference on Communications， Circuits and Systems. Piscataway： IEEE， 2008： 891-895.

[13] ERUP L， GARDNER F M， HARRIS R A. Interpolation in digital modems. II. implementation and performance[J]. IEEE Transactions on Communications， 1993， 41（6）： 998-1008.

[14] 王星泉. 一種改進(jìn)型APSK盲定時(shí)同步誤差估算法[J]. 科學(xué)技術(shù)與工程， 2015， 15（10）： 195-196. （WANG X Q. A modified blind timing error estimation algorithm for APSK[J]. Science Technology and Engineering， 2015， 15（10）： 195-196.）