王南南，關(guān)艷霞

（沈陽工業(yè)大學(xué)信息科學(xué)與工程學(xué)院,沈陽 110870）

1 引 言

功率MOSFET 作為電壓控制型器件，具有輸入阻抗高，控制電路簡單，開關(guān)速度快，溫度穩(wěn)定性好，不會發(fā)生二次擊穿等優(yōu)點[1]。最初實現(xiàn)商業(yè)化的功率MOSFET 為VDMOSFET 結(jié)構(gòu)，采用雙擴散工藝實現(xiàn)，工藝簡單。功率MOSFET 為單極型器件，因此導(dǎo)通電阻限制了該結(jié)構(gòu)的電流處理能力[2-3]。雖然可通過優(yōu)化VDMOSFET 的結(jié)構(gòu)參數(shù)，減小其通態(tài)電阻，但VDMOSFET 所固有的寄生電阻RJFET使其導(dǎo)通電阻的進一步降低受到了限制?；诓蹡殴に囁_發(fā)的 U-MOSFET 消除了VDMOSFET 中的 RJFET，能進一步減小導(dǎo)通電阻。功率U-MOSFET 一般適用于低壓，這是因為在阻斷狀態(tài)下，溝槽底部的拐角處會出現(xiàn)電場集中的情況從而易使器件發(fā)生提前擊穿，造成器件失效[4]。所以，功率U-MOSFET 大多數(shù)情況下被用在200V 低壓控制電路中。溝槽參數(shù)對導(dǎo)通電阻和阻斷電壓均會產(chǎn)生影響，優(yōu)化溝槽參數(shù)有利于器件特性的提高。目前已有學(xué)者在研究低壓60V、高壓500V 時的功率U-MOSFET，通過改變功率U-MOSFET 臺面寬度，SiO2厚度，以及P 基區(qū)結(jié)深，來觀察U-MOSFET 的阻斷特性和導(dǎo)通特性[5-6]。故此，在此基礎(chǔ)上通過改變溝槽的深度，仿真其對阻斷特性、導(dǎo)通特性的影響。由于溝槽深度對二者的影響是矛盾的，因此需要在考慮U 型槽底部氧化層厚度影響的情況下[7-8]，折衷考慮選取最佳值。

2 功率U-MOSFET結(jié)構(gòu)模型

在研究分析溝槽對器件特性參數(shù)的影響之前，須首先創(chuàng)建典型的U-MOSFET 結(jié)構(gòu)。如圖1所示，即為溝槽功率U-MOSFET 半元胞結(jié)構(gòu)剖面。

圖1 功率U-MOSFET 元胞剖面

如圖，器件制作在N+襯底的N-漂移區(qū)上，詳細結(jié)構(gòu)參數(shù)如下：

元胞的寬度WM：6μm；

源極接觸寬度Wc：3μm；

源極邊界寬度 WS：2μm。

漂移區(qū)摻雜濃度：1.0×1015cm-3；

漂移區(qū)厚度 t：30μm；

溝槽寬度 WT：1μm；

柵氧化層厚度：50nm；

P 基區(qū)表面濃度：1.8×1017cm-3,由離子注入形成；

結(jié)深 XJP：1.5μm；

溝道長度 LCH：1.0～1.1μm；

溝槽深度表示為tT。基于此結(jié)構(gòu)展開仿真實驗。以下結(jié)合仿真結(jié)果，分析溝槽結(jié)構(gòu)對器件典型電學(xué)特性所造成的影響的。

3 溝槽深度對擊穿電壓影響分析

當給U-MOSFET 的漏極施加正向電壓時，N 漂移區(qū)與P 基區(qū)之間的PN 結(jié)反偏，U 型槽底部的MOS 結(jié)構(gòu)處于深耗盡狀態(tài)，因此，器件處于阻斷狀態(tài)。U 型槽（一般情況下，U 型槽延伸至N 漂移區(qū)）的存在，使器件在阻斷狀態(tài)下，各處的電場分布不一致。在U 型槽拐角處出現(xiàn)電場強度增強的現(xiàn)象，其電場強度不僅高于水平PN 結(jié)的電場強度，也高于U 型槽底部水平MOS 結(jié)構(gòu)的半導(dǎo)體表面電場強度。

圖2為tT=3.2μm 時的電力線分布仿真圖。從圖中可以看出，U-型槽拐角處的電力線密度遠高于平行PN 結(jié)的電力線密度，這意味著拐角處的電場強度高于其他位置。

圖2 電力線分布仿真圖

圖3為150V 電壓下，不同溝槽深度所對應(yīng)的PN 結(jié)處、拐角處和底部水平MOS 結(jié)構(gòu)的電場強度的比較，從中可以看出，隨著溝槽深度的增加，拐角電場強度增加。當拐角的電場強度達到擊穿臨界值時，器件發(fā)生擊穿。

圖3 不同溝槽深度下不同部位的電場分布

圖4為不同溝槽深度所對應(yīng)的擊穿電壓?？梢姡S溝槽深度增加，擊穿電壓減小。這說明，隨著U 型槽深度的增加，U 型槽拐角處電場強度增強。U 型槽底部氧化層厚度此時為50nm，將這一厚度增加，會降低U 型槽底部（包括拐角）的電場強度，提高器件的擊穿電壓。圖5即為將U 型槽底部氧化層厚度改為100nm 的情形。從圖中可以看出，適當增加U 型槽底部的氧化層厚度確實可有效提高擊穿電壓。

圖4 阻斷特性隨溝槽深度的變化(氧化層50nm)

圖5 阻斷特性隨溝槽深度的變化(氧化層100nm)

4 溝槽深度對導(dǎo)通電阻影響分析

當柵電壓大于閾值電壓時，在P 基區(qū)的U 型溝槽的側(cè)壁上形成反型層，即導(dǎo)電溝道，源區(qū)的電子在漏極電壓的作用下，經(jīng)溝道流入N 漂移區(qū)，最后流出漏極，形成漏極電流，器件處于導(dǎo)通狀態(tài)。漏極電流與漏源電壓之間的關(guān)系稱為輸出特性。當溝槽寬度 WT=1μm，UGS=5V，U-MOSFET 輸出特性隨溝槽深度tT的變化曲線圖如圖6所示。利用導(dǎo)通特征電阻:

可得VDS=3V 下的RON,SP與溝槽深度之間的關(guān)系，如圖7所示?？梢?，隨著溝槽深度的增加，導(dǎo)通電阻在減小。

圖6 輸出特性隨溝槽深度的變化

圖7 特征導(dǎo)通電阻隨溝槽深度的變化

因為U 型槽穿過P 基區(qū)，延伸到N 漂移區(qū)，因此當柵電壓大于閾值電壓時，不僅在P 基區(qū)的U 型槽側(cè)壁的半導(dǎo)體表面形成反型層，還在延伸到N 漂移區(qū)的U 型槽側(cè)壁的半導(dǎo)體表面形成多子積累層。在漏源電壓的作用下，源區(qū)電子經(jīng)反型層和多子積累層流入N 漂移區(qū)，形成漏極電流。多子積累層的電阻率遠小于漂移區(qū)其他區(qū)域的電阻率，因此多子積累層深度（U 型槽深度）的增加，會令導(dǎo)通電阻減小。溝槽深度的增加可降低擊穿電壓，這是不利的，但可以通過適當增加U 型槽底部的氧化層厚度，來減弱擊穿電壓的減小。

5 結(jié) 束 語

在綜合考慮功率U-MOSFET 的特點的基礎(chǔ)上，在使用Silvaco 軟件的仿真中，重點選取溝槽深度和氧化層厚度這兩項參數(shù)，具有很強的典型意義。仿真直觀展現(xiàn)了溝槽結(jié)構(gòu)對器件擊穿電壓以及特征導(dǎo)通電阻的影響，以此為據(jù)，可進一步探討優(yōu)化與折衷的可能性，對功率U-MOSFET 的器件設(shè)計及工藝研發(fā)都具有一定的參考價值。