李婷 黎濤 蘇慶 魏一方

摘 要：模數轉換器（ADC）是模擬信號和數字信號之間重要的接口電路。隨著科學技術的快速發(fā)展，對ADC的性能要求越來越高，ADC的性能甚至成為衡量器件設備好壞的關鍵因素。本文的目標是設計一個6bit高速Flash ADC，同時利用底極板采樣技術、D觸發(fā)器和與門構成的毛刺消除電路改善了ADC的失真和毛刺現象。在100MHz的采樣頻率下進行電路仿真，得到信號噪聲失真比（SNDR）達36.7904dB。

關鍵詞：6bit Flash ADC;SNDR;底極板采樣;毛刺消除

信息學科的發(fā)展帶動了數字通信的發(fā)展，而且理論和實踐都已經證明，數字通信具有可靠、方便、經濟和保密等優(yōu)點。要實現數字通信，首先要考慮的就是如何將自然界中的模擬信號轉換為數字信號，故ADC的發(fā)展顯得尤為重要，為此，人們開始發(fā)展ADC。本文6bit Flash ADC 電路的設計的難點主要在比較器，要解決亞穩(wěn)態(tài)誤差和毛刺現象。于是采用與門陣列及D觸發(fā)器構成的電路，可有效改善問題。同時將參考電壓內置于比較器中，從而避免了使用無源器件進行參考電壓的產生。[1]

1 工作原理

Flash ADC是運算速度最快的ADC，一個N位flash ADC有2N-1個比較器。每個比較器均有一個基準電壓。對給定的輸入電壓，當它高于比較器基準電壓時，邏輯輸出為“1”，而當它低于比較器基準電壓時，邏輯輸出為“0”。因此，2N-1個比較器的輸出在行為上類似于水銀溫度計，故該點的輸出碼則被稱為“溫度計”碼。由于2N-1個數據輸出并不便于實際應用，因此需要經過解碼器處理來產生N位二進制輸出，同時要考慮消除誤差的問題。本文是設計一個6bit的Flash ADC電路，電路主體為三個部分，分別為采樣保持電路、量化電路、DAC（設計不作要求），其原理及電路圖將在第二部分進行說明。

2 采樣保持電路

3 量化電路

采用63個比較器，每個比較器含有一個內置參考電壓，比較器的兩路輸入為模擬信號，輸出則為二進制信號0或1。當“+”輸入端電壓高于“-”輸入端時，電壓比較器輸出為高電平;當“+”輸入端電壓低于“-”輸入端時，電壓比較器輸出為低電平。為了減少輸出波形的毛刺，則在每一個比較器輸出端接一個毛刺消除電路，如圖2所示：

從比較器序列輸出的是一組溫度計碼。為使溫度計碼轉換成計算機能夠處理的二進制碼，需要一個溫度計編碼電路作為橋梁，當輸入信號與參考信號電壓大小差值極小時，比較器不能迅速穩(wěn)定到正確的邏輯電平，這種亞穩(wěn)態(tài)進而無法給予確定的高低電平給下級電路?？赏ㄟ^在溫度計碼和二進制碼中間引入格雷碼來降低亞穩(wěn)態(tài)造成的數字輸出錯誤。[2]如圖3所示：

4 總電路結構

將以上各部分進行級聯可得由采樣模塊、量化模塊和DAC電路模塊構成的總電路結構，如圖4所示：

5 仿真結果

為了看到最后的波形，加一個理想DAC在最后，輸出波形如圖5所示，SNDR為36.7904dB。

6 結論

本論文中6bit Flash ADC電路是用65nm工藝完成設計，通過電路層面進行仿真驗證得到SNDR為36.7904dB，較接近于理想值。本電路相較于通過無源器件產生參考電壓的Flash ADC在面積和性能上的到一定的改善。

參考文獻：

[1]薛香艷，周雪榮，葉凡，任俊彥.一種采用標準數字單元實現的5bit 100MS/s全數字閃爍型模數轉換器[J].復旦學報（自然科學版），2016，55（04）：410-417+424.

[2]陳超.6 位 Flash 型超高速 ADC 的設計[D].哈爾濱工業(yè)大學，2007.

作者簡介：李婷（1998-），女，漢族，湖北咸寧人，本科;黎濤（1995-），男，漢族，重慶墊江人，本科;蘇慶（1998-），女，漢族，云南紅河州人，本科;魏一方（1998-），男，漢族，陜西西安人，本科。