李義 楊自恒 劉爽 楊培宇

摘? ?要：FPGA憑借其高速的數(shù)據(jù)處理速度，如今在電子通信和信號(hào)處理領(lǐng)域得到了廣泛的應(yīng)用，并已成為通信儀器和設(shè)備的首選方案。另外，由于DDS頻率轉(zhuǎn)換時(shí)間段、分辨率高等優(yōu)點(diǎn)，文章提出了基于FPGA芯片設(shè)計(jì)DDS系統(tǒng)的方案。該方案利用Xilinx公司的Vivado2016.4開發(fā)軟件利用Verilog編程，完成DDS核心部分的設(shè)計(jì)，包括相位累加器以及ROM表的生成和初始化文件，并且通過改變頻率控制字來控制輸出正弦波的頻率，然后把生成的數(shù)字正弦信號(hào)通過ADI公司的AD9751 DAC轉(zhuǎn)換為模擬量。最后完成每個(gè)模塊與系統(tǒng)的時(shí)序仿真，驗(yàn)證設(shè)計(jì)的正確性。

關(guān)鍵詞：FPGA;直接頻率合成;Verilog;正弦波;DAC

1? ? 實(shí)現(xiàn)原理

直接頻率合成（Direct Digital Synthesizer，DDS）是一種把一系列數(shù)字信號(hào)通過數(shù)字模擬轉(zhuǎn)換器（Digital to Analog Converter，DAC）轉(zhuǎn)換為模擬信號(hào)的新型頻率合成技術(shù)。其優(yōu)點(diǎn)有頻率切換時(shí)間短，頻率分析率高，輸出信號(hào)的頻率和相位可以快速切換，輸出相位連續(xù)，并且很容易地實(shí)現(xiàn)信號(hào)頻率、相位和幅度的控制。在通信領(lǐng)域，DDS的應(yīng)用越來越廣泛。

本實(shí)驗(yàn)主要利用DDS技術(shù)實(shí)現(xiàn)頻率可控的正弦波，整體實(shí)現(xiàn)流程如圖1所示。

在該模塊中，正弦波輸出頻為：

可以看出，通過改變頻率控制字k來控制輸出頻率的大小。

當(dāng)k=1時(shí)，△為頻率分析率。

2? ? Matlab生成ROM初始化文件

正弦函數(shù)模塊包含一個(gè)周期正弦波的數(shù)字幅度信息，每個(gè)地址對(duì)應(yīng)正弦波中0～2π范圍的一個(gè)相位點(diǎn)。查表模塊把輸入的地址相位信息映射成正弦波幅度的數(shù)字量信號(hào)。相位寄存器每經(jīng)過2^N/K個(gè)時(shí)鐘后回到初始狀態(tài)，相應(yīng)地正弦查詢表經(jīng)過一個(gè)循環(huán)回到初始位置，輸出一個(gè)正弦波。

本設(shè)計(jì)采用Matlab生成1 024點(diǎn)正弦波數(shù)據(jù)，生成sin table.coe文件，作為只讀存儲(chǔ)器（Read Only Memory，ROM）的初始化文件。

3? ? FPGA實(shí)現(xiàn)

本設(shè)計(jì)采用Xilinx公司的ZYNQ-7000系列，主芯片為xc7z035ffg676-2，擁有豐富的時(shí)鐘和串口資源，另外開發(fā)板外接ADI：亞德諾半導(dǎo)體技術(shù)有限的AD9751 DAC模塊，其轉(zhuǎn)換速率高達(dá)250 MSaps，因此，非常適合本設(shè)計(jì)的要求[1-2]。

本設(shè)計(jì)應(yīng)用Verilog實(shí)現(xiàn)，其頂層文件主要包括相位累加器和DDS查找表兩個(gè)模塊，在DDS查找表的實(shí)現(xiàn)過程中，需要在VIVADO里建立ROM IP核，并且把Matlab生成的sin_table.coe文件加載到ROM IP核作為初始化文件。然后編寫Testbench仿真文件[3]，編譯成功后利用軟件自帶的Modelsim仿真，仿真成功后燒錄到現(xiàn)場可編程邏輯門陣列（Field Programmable Gate Array，F(xiàn)PGA）開發(fā)板中。當(dāng)步長k=12 950，42 950，92 950時(shí)，其仿真波形分別如圖2（a）—（c）所示。

由此可以看出，在參考信號(hào)與加法器或寄存器的位數(shù)給定時(shí)，信號(hào)最終的輸出頻率主要由頻率控制字k決定。故當(dāng)頻率控制字k變化時(shí)，輸出頻率也隨其變化，從而可以實(shí)現(xiàn)調(diào)頻的基本功能。

仿真測試功能完成后，根據(jù)開發(fā)板型號(hào)編寫約束文件，然后綜合和實(shí)現(xiàn)，生成比特流文件后燒錄到開發(fā)板，在DAC輸出端，用示波器可以觀測到波形，如圖3所示。

4? ? 結(jié)語

本文主要提出利用DDS產(chǎn)生頻率可控的正弦波的研究方法，同時(shí)，在FPGA上開發(fā)控制電路，為后續(xù)開發(fā)留下了空間，節(jié)省成本，操作簡單，給實(shí)際工程提供了很大方便，DDS技術(shù)的應(yīng)用前景非常廣闊。

[參考文獻(xiàn)]

[1]靳成一，肖蕾.基于FPGA的DDS設(shè)計(jì)與實(shí)現(xiàn)[J].電子技術(shù)與軟件工程，2017（8）：95.

[2]高琴，姜壽山，魏忠義.基于FPGA的DDS信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)[J].西安工程大學(xué)學(xué)報(bào)，2006（2）：210-214.

[3]劉文樂，尚明健.基于FPGA的DDS實(shí)驗(yàn)裝置設(shè)計(jì)[J].科技風(fēng)，2018（1）：98.

Design and implementation of DDS sine wave based on FPGA

Li Yi， Yang Ziheng， Liu Shuang， Yang Peiyu

（Heilongjiang University， Harbin 150000， China）

Abstract：With its high speed data processing speed， FPGA has been widely used in the field of electronic communication and signal processing， and has become the first choice of communication instruments and equipment.In addition， due to the advantages of DDS frequency conversion period and high resolution， this paper puts forward the design scheme of DDS system based on FPGA chip.The scheme USES Xilinx company Vivado2016.4 development software use Verilog programming， to complete the DDS core part of the design， including the formation of phase accumulator and ROM table and the initialization file， and by changing the frequency control word to control the output sine wave frequency， then the digital sine signals generated by the ADI company AD9751 DAC converted to analog. At last， the time series simulation of each module and the system is completed to verify the correctness of the design.

Key words：Field Programmable Gate Array; Direct Digital Synthesizer; Verilog; Sine wave; Digital to Analog Converter