李 洋，龍鋒利，陳素穎，齊 欣,3，張 旌

(1.中國(guó)科學(xué)院 高能物理研究所，北京 100049；2.中國(guó)科學(xué)院大學(xué)，北京 100049；3.散裂中子源科學(xué)中心，廣東 東莞 523803)

高能同步輻射光源增強(qiáng)器的動(dòng)態(tài)電源不同于普通磁鐵電源，輸出電流是具有一定重復(fù)頻率的帶直流偏置的正弦波電流[1]。對(duì)于感性負(fù)載，變化的電流將帶來(lái)能量的吞吐。在電流上升階段，磁鐵負(fù)載從電網(wǎng)吸收能量，并存儲(chǔ)在電感中；在電流的下降階段，負(fù)載向電源回饋能量[2]。為抑制這種能量波動(dòng)對(duì)電網(wǎng)輸入電流的影響，需在輸入級(jí)加入功率控制環(huán)節(jié)[3]，平穩(wěn)功率波動(dòng)。與此同時(shí)，為實(shí)現(xiàn)0.1%的電流跟蹤誤差，電流調(diào)節(jié)器的PI參數(shù)需通過(guò)計(jì)算和不斷調(diào)試達(dá)到最小的跟蹤誤差[4]。

本文結(jié)合動(dòng)態(tài)電源的工作特點(diǎn)，研制一臺(tái)動(dòng)態(tài)電源樣機(jī)。通過(guò)電路設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)實(shí)現(xiàn)電源所需的全部功能。通過(guò)優(yōu)化電源控制參數(shù)，合理選擇測(cè)試方法，使輸出電流的跟蹤誤差達(dá)到0.1%的目標(biāo)。

1 電源設(shè)計(jì)

根據(jù)電源輸出電流和功率的要求，電源外觀整體設(shè)計(jì)采用柜式結(jié)構(gòu)、自下而上的設(shè)計(jì)方案。電源電流的輸出波形如圖1所示。

圖1 增強(qiáng)器電源的2 Hz偏置正弦波輸出Fig.1 2 Hz offset sine wave output of booster power supply

電路部分由前級(jí)的Boost電路和后級(jí)的2Q變換器以及輸出濾波環(huán)節(jié)組成。在控制器的選擇上，采用自主研發(fā)的基于CycloneⅡ的FPGA為主的數(shù)字電源控制模塊(DPSCM)，結(jié)合高精度AD/DA板[5]，滿足了控制的需求，且均采用多環(huán)路控制方案，保證電源的可靠運(yùn)行[6]。電源的規(guī)格列于表1。

表1 增強(qiáng)器電源的設(shè)計(jì)參數(shù)Table 1 Design parameter of booster power supply

1.1 電源電路設(shè)計(jì)

電源電路結(jié)構(gòu)框圖如圖2所示。電源采用三相380 V供電，經(jīng)過(guò)三相變壓器后，得到三相低壓電壓，經(jīng)過(guò)整流后，得到50 V左右的低壓直流電壓。經(jīng)過(guò)升壓電路后[7]，得到約80 V的平穩(wěn)直流電壓，供輸出級(jí)使用。逆變輸出電流經(jīng)過(guò)輸出濾波電路后得到所需交流電流[8]。

圖2 增強(qiáng)器電源電路結(jié)構(gòu)框圖Fig.2 Block diagram of booster power supply circuit

選擇升壓電路作為前級(jí)功率控制主要從電路結(jié)構(gòu)方面進(jìn)行了考慮。如果選用降壓電路，則需為輸入提供平穩(wěn)的直流電壓，因此需要LC濾波電路來(lái)平穩(wěn)三相整流電壓。這樣增加了系統(tǒng)的成本。

1.2 主電路和控制電路設(shè)計(jì)

電源控制采用前級(jí)和后級(jí)分別獨(dú)立控制，待母線電壓建立后，后級(jí)逆變電路才能正常輸出所需的電流，兩者之間通過(guò)聯(lián)鎖保護(hù)電路來(lái)實(shí)現(xiàn)。為安全工作，電源在啟動(dòng)時(shí)，設(shè)置了軟啟動(dòng)程序。升壓電路會(huì)從零給定逐漸累積到給定電壓，這樣控制母線電壓的占空比就不會(huì)突然打開(kāi)，導(dǎo)致母線電壓過(guò)沖，影響到母線電容的安全[9]。電源的整體控制框圖示于圖3。

圖3 電源整體控制框圖Fig.3 Block diagram of power supply overall control

前級(jí)升壓電路的功能一方面提供了平穩(wěn)的母線電壓，另一方面的作用是平穩(wěn)輸入功率帶給電網(wǎng)的波動(dòng)。在電源運(yùn)行期間，隨著輸出電流的正弦變化，母線電壓也會(huì)產(chǎn)生2 Hz的低頻波動(dòng)。通過(guò)增加電容容量或提高升壓電路輸出的電壓能減小母線上的低頻波動(dòng)[10]。前級(jí)升壓電路的控制框圖示于圖4。圖4中，iL為前級(jí)電感電流，E為母線電壓。

圖4 升壓電路的控制框圖Fig.4 Control block diagram of Boost circuit

后級(jí)逆變電路采用兩象限(2Q)變換器[11]，保證在輸出電流正向、輸出電壓正負(fù)交替的工作過(guò)程中，電源能正常運(yùn)行。驅(qū)動(dòng)波形采用PWM錯(cuò)相技術(shù)[12]，如圖5所示，在不改變IGBT的開(kāi)關(guān)頻率下，提高了電源的輸出頻率，減小了濾波電感體積，增加了電流輸出的精確度和平穩(wěn)性。

圖5 后級(jí)逆變電路的驅(qū)動(dòng)波形Fig.5 Driving waveform of inverter circuit

電源的控制器采用數(shù)字電源控制模塊(DPSCM)。通過(guò)設(shè)計(jì)的背板，將FPGA主板與AD/DA板以及電源板連在一起，并將控制信號(hào)引出到電源的主電路部分[13]。通過(guò)LabVIEW控制界面可設(shè)置數(shù)字控制器的各種參數(shù)，并能通過(guò)控制界面實(shí)現(xiàn)對(duì)輸出波形的波形下載[14]，如圖6所示。

圖6 DPSCM電源參數(shù)控制界面Fig.6 DPSCM power parameter control interface

1.3 結(jié)構(gòu)設(shè)計(jì)

電源采用下進(jìn)下出的接線方式。三相濾波器、三相變壓器和軟啟動(dòng)電路位于機(jī)柜的最下方。電源的三相總斷路器和控制電斷路器位于電源前面板的下方。功率單元位于電源機(jī)柜的中間。為給負(fù)載電感提供能量泄放通道，直流母線上需有足夠的電容，因此將電容組放置在柜體中部。控制機(jī)箱和顯示屏位于電源的最上方。

2 電源測(cè)試

根據(jù)設(shè)計(jì)要求，跟蹤誤差需達(dá)到0.1%。因是正弦波輸出，為便于測(cè)量，將時(shí)間上的誤差轉(zhuǎn)化為相位誤差，即給定正弦波形與實(shí)際電源輸出波形的相位差要小于0.057°，達(dá)到這一要求后即可認(rèn)為電源滿足了輸出跟蹤誤差小于0.1%。測(cè)試框圖如圖7所示。

圖7 跟蹤誤差的測(cè)試框圖Fig.7 Test block diagram for tracking error

測(cè)試儀器包括：IPC-610研華工控機(jī)、NI PXI-1042Q數(shù)據(jù)采集機(jī)箱、PXI-6284(多功能I/O模塊；32路模擬量輸入18位AD，采樣率625 kS/s)、HITEC DCCT 160A(小信號(hào)-3 dB，帶寬250 kHz，線性誤差<4 ppm)。

兩路正弦信號(hào)數(shù)據(jù)經(jīng)過(guò)LabVIEW軟件的FFT分析，得到兩路信號(hào)的相位差，再減去數(shù)字控制器中模數(shù)轉(zhuǎn)換器的濾波時(shí)間常數(shù)對(duì)應(yīng)的角度，進(jìn)而得到電源實(shí)際跟蹤誤差[15]。從測(cè)試結(jié)果可看出，電源的跟蹤誤差小于0.1%。電源輸出電流跟蹤誤差的測(cè)試界面如圖8所示。

圖8 2 Hz電源跟蹤誤差的測(cè)試界面Fig.8 Test interface of tracking error

采樣系統(tǒng)的電壓范圍為0～3 V。通過(guò)DCCT傳感器1 000∶1的電流變比和37 Ω采樣電阻的轉(zhuǎn)換，對(duì)應(yīng)到實(shí)際輸出電流最大為81 A。綜合考慮，選擇測(cè)試電流為直流31 A疊加交流28 A。這樣進(jìn)入采樣系統(tǒng)的電壓約為2.2 V。

3 結(jié)論

2 Hz增強(qiáng)器電源的設(shè)計(jì)與研制表明，電源設(shè)計(jì)合理，實(shí)際測(cè)試結(jié)果滿足設(shè)計(jì)指標(biāo)的要求。跟蹤誤差的測(cè)試表明，電源能實(shí)現(xiàn)小于0.1%的跟蹤誤差，能滿足高能同步輻射光源對(duì)增強(qiáng)器電源的要求。