陳于芬

新思科技近日宣布，新思科技Fusion Design Platform（包括IC Compiler II布局和布線系統(tǒng)）已經(jīng)成功完成了業(yè)內(nèi)首個全環(huán)柵（GAA）片上系統(tǒng)（SoC）測試芯片（包括多個高性能和多核子系統(tǒng)）在三星的設計定案?；诙囗棾晒Φ墓に嚺c設計啟動的合作關系，這一重要里程碑驗證了GAA晶體管架構(gòu)的可用性。GAA晶體管架構(gòu)是下一代晶體管技術，用以支持先進半導體設計需求。通過IC Compiler II高度可擴展的架構(gòu)以及縮小工藝尺寸的性能，這項最新突破性技術進一步展示了IC Compiler II作為業(yè)內(nèi)首選先進工藝解決方案的地位。

三星電子設計平臺開發(fā)執(zhí)行副總裁Jaehong Park表示：“致力于為不同的用戶群體提供差異化的工藝技術，三星已經(jīng)實現(xiàn)了多項業(yè)界首創(chuàng)。GAA測試芯片，作為最新的設計定案進一步驗證了我們的承諾。與新思科技之間靈活、富有成效的合作實現(xiàn)了這項技術突破，彰顯了新思科技作為一名行業(yè)領先、創(chuàng)新者兼可信賴技術合作伙伴的實力?！?/p>

工藝升級的最新挑戰(zhàn)要求EDA行業(yè)與代工廠之間更好的開發(fā)協(xié)同的工作模式。為解決先進工藝技術（涉及更高的晶體管密度和利用率、設計規(guī)則和可布線性以及更高的可變性）引起的復雜性，優(yōu)化型解決方案對于實現(xiàn)新節(jié)點成功至關重要。EUV制造技術對于減少部分復雜性很有幫助，但導致布局對性能的影響更大，因此單元間的相互影響關系需要更多的創(chuàng)新。三星和新思科技在高利用率、可布線性與相關制圖方法之間的合作需要基于強大的平臺，平臺對于確保這種新節(jié)點的可行性至關重要。此外，IC Compiler II多年來的改進緊密契合設計流程的布局、正版化和布線階段的相關技術，對于三星實現(xiàn)工藝整體邏輯面積縮小的目標至關重要。三星GAA技術的重要優(yōu)勢之一是實現(xiàn)了更強的門控制、更低的內(nèi)部晶體管寄生參數(shù)，而這需要下一代優(yōu)化技術來提取工藝PPA的綜合潛力。通過持續(xù)使用新思科技Prime Time時序與Star RC寄生參數(shù)分析技術，IC Compiler II signoff相關分析引擎增強了其行業(yè)領先的、全流程以及總功耗驅(qū)動的優(yōu)化框架，用來確保抵達目標PPA的路徑更快、更聚合。

新思科技芯片設計事業(yè)部聯(lián)合總經(jīng)理Sassine Ghazi表示：“長久以來，新思科技幫助實現(xiàn)了最復雜的設計，并在通過先進工藝帶來下一代高性能片上系統(tǒng)方面發(fā)揮了領導作用，我們對此深感自豪。三星代工廠是一個具有長遠眼光的合作方，為全環(huán)柵技術部署IC Compiler II與Fusion Design Platform有力證明了新思科技對于高度差異化創(chuàng)新的持續(xù)投資，以及通過合作強化的行業(yè)領導地位?！?/p>