賈蘭

新思科技近日宣布瑞薩電子已經(jīng)為其高性能汽車SoC與任務關鍵型微控制器部署新思科技Fusion Compiler RTL-to-GDSII設計實現(xiàn)解決方案，以便讓市場更快采用下一代汽車設計。Fusion Compiler在瑞薩廣泛驗證過程中，為多個量產(chǎn)設計帶來了最佳的時序和功耗QoR、更小的面積以及更快的設計收斂速度（TTR）。在初始設計解決方案成功獲得多個重大利好之后，瑞薩開始廣泛部署Fusion Compiler，希望其汽車設計團隊也能從中受益。

新思科技芯片設計事業(yè)部工程高級副總裁Shankar Krishnamoorthy表示：“Fusion Compiler 2018年11月上市后，樹立了全新的功耗、性能與面積以及設計效率標準。不同細分市場的用戶很快從我們的解決方案中獲益并進行快速部署，這有力證實了RTL-to-GDSII創(chuàng)新產(chǎn)品的可用性及獨特價值。瑞薩廣泛采用Fusion Compiler是對我們的大力支持，希望繼續(xù)與瑞薩及其它市場領導者在設計汽車與其它行業(yè)的先進芯片方面展開合作。”

瑞薩電子廣泛解決方案業(yè)務部共享研發(fā)第二分部副總裁Tatsuji Kagatani表示：“作為汽車SoC與微控制器產(chǎn)品的領先供應商，瑞薩正在打破功耗與性能效率的限制，繼續(xù)為下一代互聯(lián)無人駕駛汽車帶來高度差異化的產(chǎn)品。新思科技Fusion Compiler在我們的生產(chǎn)定案設計中一直提供出色的功耗、性能與全流程生產(chǎn)力。我們堅信新思科技的新產(chǎn)品將繼續(xù)幫助我們實現(xiàn)宏偉目標，加快先進產(chǎn)品的創(chuàng)新?！?/p>

Fusion Compiler的獨特架構讓設計團隊能夠以最易收斂的方式實現(xiàn)最佳的功耗、性能與面積，確保最快、最可預測的設計收斂速度。利用單一、高度可擴展的數(shù)據(jù)模型，以及行業(yè)金牌signoff分析工具的技術建立分析骨架，F(xiàn)usion Compiler確保關鍵的PPA指標在整個RTL-to-GDSII設計流程中能夠被高效優(yōu)化。Fusion Compiler通過優(yōu)化框架帶來同類最佳的PPA，實現(xiàn)了全面統(tǒng)一的物理綜合和優(yōu)化方法，業(yè)界領先的技術可在流程中任何一個階段實施，以便獲得最佳成效。與傳統(tǒng)的前端和后端工具組合相比，這種突破性方法讓時序改進了20 %、總功耗降低了10 % ～15%，并且面積減少了5 %。此外，F(xiàn)usion Compiler創(chuàng)新的綜合引擎已經(jīng)進一步改進，支持創(chuàng)新的層次化設計流程和全局設計規(guī)劃方法，從而顯著提升生產(chǎn)力。