潘玉劍，羅國清

(杭州電子科技大學 電子信息學院，杭州 310018)

0 引 言

學生在學習微波技術(shù)基礎(chǔ)或微波電路等微波相關(guān)課程之前，已經(jīng)學過電路分析以及模擬電路等低頻電路課程。但與這些低頻電路課程不同的是，微波相關(guān)課程第一次提出了傳輸線的概念，以及與之相關(guān)的反射以及傳輸線阻抗匹配。從課堂學習狀況來看，學生對反射以及傳輸線阻抗匹配概念的理解大都停留在數(shù)學公式的層面，并且產(chǎn)生了不少疑問，比如“低頻是否也有反射”“為什么低頻電路不考慮傳輸線阻抗匹配”等。

雖然這些問題可以從數(shù)學公式層面予以解答，但單純公式難以讓學生領(lǐng)悟到其物理內(nèi)涵。為了讓學生對反射及傳輸線阻抗匹配有深入的理解，可以考慮搭建物理實驗平臺，利用儀器來進行實驗教學。但在微波頻段，儀器大都比較昂貴，且演示波的反射的操作較繁瑣，教學成本較大。對此有不少學者提出利用相關(guān)軟件仿真進行虛擬實驗教學[1-4]。對于傳輸線的實驗教學，文獻[5]中提出了利用先進設(shè)計系統(tǒng) (Advanced Design System,ADS)軟件來演示傳輸線各種條件下的電壓、電流分布及阻抗變化。但該實驗實質(zhì)是對數(shù)學公式的可視化操作，并未涉及時域分析，無法反映物理本質(zhì)。為了觸及傳輸線反射及匹配的物理本質(zhì)，需要進行時域分析，觀察電路同一位置不同時間點的電壓波形的變化。對于電路的時域分析，除了有ADS軟件可以利用，還有PSpice[6-7]，Multisim[8-9]等軟件。但是ADS主要是一款微波仿真軟件[10-13]，偏向于微波信號的仿真，對于微波類相關(guān)課程是較優(yōu)的選擇。對于時域仿真，可以利用ADS軟件自帶的瞬態(tài)仿真 (Transient Simulation)組件來完成。

本文基于ADS軟件設(shè)計了傳輸線時域分析的教學實驗。首先，利用傳輸線時域多次反射的觀點，理論上推導出通用傳輸線模型不同時間點的電壓波形，為實驗奠定理論基礎(chǔ)；其次，基于ADS設(shè)計出傳輸線終端短路和開路的實驗，使學生可以直接觀察電壓及其反射的時域波形；最后，基于ADS設(shè)計出傳輸線阻抗匹配實驗，讓學生能夠從時域感受并理解傳輸線匹配的重要性。該實驗教學能讓學生學習到傳輸線反射及匹配的物理本質(zhì)。

1 理論分析

理論分析之前需要建立相關(guān)模型。首先，我們定義一個通用傳輸線模型，如圖1所示。

圖1 通用傳輸線模型

(1)

假設(shè)信號由傳輸線到負載以及由傳輸線返回到源阻抗的反射系數(shù)分別為ρL與ρS，根據(jù)傳輸線反射系數(shù)知識可知:

(2)

再假設(shè)電壓信號剛達到傳輸線輸入端的時刻為t=0，傳輸線信號時延為T，則當0≤t

(3)

當T≤t<3T時，信號經(jīng)過一次負載反射后與原信號進行了疊加，所以有

(4)

式中：γ=α+jβ；α為衰減因子；β為相位常數(shù)。當3T≤t<5T時，前述信號，即式(4)的信號，經(jīng)過了一次負載反射和一次源反射后與自身進行了疊加，得到

(5)

當5T≤t<7T時，前述信號，即式(5)的信號，經(jīng)過了一次負載反射和一次源反射后與式(4)進行了疊加，得到

(6)

以此類推，當(2n+1)T≤t<(2n+3)T時，可以得到

(7)

式中，n可理解為信號從傳輸線到源端并反射的次數(shù)。

(8)

上式正是低頻電路中的電壓分配公式，最終的負載電壓與傳輸線特性阻抗Z0無關(guān)。以上是用時域多次反射的觀點解釋了“為何低頻電路不用考慮傳輸線阻抗匹配”。但需要注意的是這里的低頻是相對于傳輸線長度l大小來衡量的，當傳輸線長度l很大時，低頻信號就不是緩變的，從而等效成高頻信號，此時就需要考慮傳輸線阻抗匹配。以上分析結(jié)果同樣可從傳輸線輸入阻抗公式得出，傳輸線輸入端的阻抗可寫為[14-15]

(9)

當l很小時，傳輸線輸入阻抗可近似為ZI≈ZL，而與傳輸線特性無關(guān)，即不用考慮傳輸線阻抗匹配。但是單純式(9)難以讓學生領(lǐng)悟其物理內(nèi)涵。

2 ADS建模仿真實驗

在學生從時域多次反射角度在理論層面理解了傳輸線反射與傳輸線阻抗匹配后，可以設(shè)置基于ADS的時域仿真實驗，讓其從實驗層面直觀感受并加深理解。對于時域仿真，采用ADS的瞬態(tài)仿真組件，并設(shè)計了3個實驗，分別是傳輸線終端短路時域分析實驗、傳輸線終端開路時域分析實驗以及傳輸線阻抗匹配時域分析實驗。需要注意的是，為了簡化實驗教學，仿真中采用的傳輸線皆為無耗傳輸線。

2.1 傳輸線終端短路時域分析

在ADS中建立如圖2所示的原理圖。其中SRC1為時域脈沖源，脈沖幅度設(shè)置為1 V，脈沖寬度設(shè)置為5 ns。ZS為源阻抗，設(shè)為50 Ω。TL1為終端短路傳輸線，其特性阻抗Z0分別設(shè)置為50 Ω與200 Ω，傳輸線時延T設(shè)置為10 ns。圖中放置了瞬態(tài)仿真器(TRANSIENT)，并利用參數(shù)掃描器(PARAMETER SWEEP)實現(xiàn)對50 Ω與200 Ω的特性阻抗進行同時仿真。圖中uI為傳輸線輸入端口的電壓，是仿真時需要觀察對象。

圖2 傳輸線終端短路時域分析原理圖

仿真結(jié)果如圖3所示。圖3(a)為特性阻抗為50 Ω的傳輸線輸入端的電壓時域波形。第1個脈沖為第1次進入傳輸線的波形，其幅度為0.5 V，符合式(1)的結(jié)果。第2個脈沖為經(jīng)過終端短路點反射的電壓，與第1個脈沖間隔時間2T=20 ns，由于短路對應(yīng)的反射系數(shù)ρL=-1，所以波形出現(xiàn)了電壓翻轉(zhuǎn)，變?yōu)?0.5。最終由于源阻抗與傳輸線阻抗匹配，返回源阻抗的波不再被反射。圖3(b)為特性阻抗為200 Ω傳輸線輸入端的電壓時域波形。由于傳輸線阻抗為200，所以第1個脈沖的電壓變?yōu)?×200/(200+50)=0.8 V。第2個脈沖為第1個脈沖經(jīng)過一個短路點反射與其經(jīng)過一個短路點反射再一個源阻抗反射后疊加的波形，電壓為(1+ρS)×ρL×0.8=-1.32 V。此后經(jīng)源阻抗反射的脈沖繼續(xù)向終端傳播并繼續(xù)在兩端之間反射，周而復始。在這過程中幅度逐漸減小直至為0 V，進而停止反射。

(a)50 Ω特性阻抗

(b)200 Ω特性阻抗

2.2 傳輸線終端開路時域分析

在ADS中建立如圖4所示的原理圖，與圖2不同的是，終端短路TL1變?yōu)榻K端開路結(jié)構(gòu)TL2。其余參數(shù)與圖2相同。

仿真結(jié)果如圖5所示。圖5(a)為特性阻抗為50 Ω的傳輸線輸入端的電壓時域波形。與短路情形不同的是，第2個脈沖的幅度為0.5 V，這是由于開路時的終端反射系數(shù)ρL=1。由于源阻抗與傳輸線匹配，第2個脈沖后不再有發(fā)射波。圖5(b)中，由于源阻抗為200 Ω，與傳輸線不匹配，故第2個脈沖后還繼續(xù)出現(xiàn)反射波，其分析與圖3(b)類似，此處不再重復。

圖4 傳輸線終端開路時域分析原理圖

2.3 傳輸線阻抗匹配時域分析

在ADS中建立如圖6所示的原理圖。這里SRC2表示一個二進制信號源，“1”用高電平5 V表示，“0”用低電平0 V表示。源阻抗ZS為50 Ω，TLD1為理想傳輸線，終端負載阻抗ZL為50 Ω。實驗中分別改變二進制碼bit、碼率Rt、傳輸線特性阻抗Z0以及時延T，觀察圖中負載電壓uL對應(yīng)的二進制碼傳輸正確性。

(a)50 Ω特性阻抗

(b)200 Ω特性阻抗

圖6 傳輸線阻抗時域分析原理圖

仿真結(jié)果如圖7所示。圖7(a)對應(yīng)二進制“101001101”，碼率10 Mb/s，時延1 ns的仿真結(jié)果。其中紅色曲線表示傳輸線特性阻抗為50 Ω，藍色為500 Ω。假定負載端以2.5 V LVCMOS電平標準來判定二進制數(shù)值[16]，兩條虛線分別對應(yīng)高低電平門限?？梢园l(fā)現(xiàn)，在此條件下，傳輸線匹配與否對波形影響很輕微，二進制不會發(fā)生誤碼。該結(jié)果說明一般情況下，低頻信號不需考慮傳輸線阻抗匹配。

圖7(b)在圖7(a)的基礎(chǔ)上增加了傳輸線時延，由1 ns改為100 ns，此時傳輸線長度為30 m。在如此長的延時上，即使是低頻，發(fā)現(xiàn)不匹配相對于匹配對二進制碼正確性影響很大。根據(jù)2.5 V LVCMOS電平標準，500 Ω傳輸線接收到的二進制碼為“1Z10Z1101”，其中“Z”表示不符合電平標準而定義為高阻態(tài)，即有2 bit的二進制碼傳輸錯誤。如果考慮噪聲影響，誤碼率將會更高。此處的誤碼主要由傳輸線不匹配導致的反射造成，這也說明了低頻是存在反射的。

圖7(c)在圖7(a)的基礎(chǔ)上改變碼率為1 000 Mb/s，改變二進制碼為“011100101”，而其余條件不變。在如此高的頻率上，即使時延很短，我們發(fā)現(xiàn)不匹配相對于匹配對二進制碼正確性影響同樣很大。根據(jù)2.5 V LVCMOS電平標準，500 Ω傳輸線接收到的二進制碼為“0ZZ10Z101”，即有3 bit的二進制傳輸錯誤。如果考慮噪聲影響，誤碼率同樣將會更高。

(a)Bits:101001101,Rt=10 Mb/s,T=1 ns

(b)Bits:101001101,Rt=10 Mb/s,T=100 ns

(c)Bits:011100101,Rt=1 000 Mb/s,T=1 ns

實驗表明，在低頻短時延條件下，不需考慮傳輸線阻抗匹配。但在低頻長時延或者高頻條件下，必須要考慮傳輸線阻抗匹配。是否需要考慮傳輸線阻抗匹配的核心在于信號在所考慮的時延跨度上相位變化是否足夠小或者是否屬于緩變信號。

3 結(jié) 語

本文基于ADS軟件設(shè)計了傳輸線時域分析的實驗教學方法。首先，利用傳輸線時域多次反射的觀點，理論上推導出通用傳輸線模型在不同時間點的輸出電壓波形，為實驗奠定理論基礎(chǔ)；其次，基于ADS設(shè)計出傳輸線終端短路和開路的實驗，使學生可以直接觀察電壓及其反射的時域波形；最后，基于ADS設(shè)計出傳輸線阻抗匹配實驗，讓學生能夠從時域感受并理解傳輸線匹配的重要性。該實驗教學提供了一種讓學生能夠掌握傳輸線反射現(xiàn)象與傳輸線阻抗匹配知識的物理本質(zhì)的實驗教學方法。