潘 皓，李聲飛

(中國(guó)西南電子技術(shù)研究所， 成都 610036)

隨著現(xiàn)代航空電子技術(shù)的發(fā)展，航電系統(tǒng)集成了大量的通信、導(dǎo)航、雷達(dá)等無(wú)線電設(shè)備，干擾源覆蓋了甚低頻、載頻、射頻及微波等頻段，信號(hào)發(fā)射功率范圍為10～50 dBm。在此環(huán)境下，因設(shè)備間通信誤碼率提高會(huì)導(dǎo)致系統(tǒng)工作異常，嚴(yán)重時(shí)將影響飛行安全，屬于強(qiáng)電磁干擾環(huán)境[1-2]。本文提出了一種適用于強(qiáng)干擾環(huán)境的總線接口單元，采用改進(jìn)的摩爾投票算法對(duì)采樣電平進(jìn)行加權(quán)，降低了通信誤碼率，提高了總線的可靠性；此外，在物理層和應(yīng)用層對(duì)總線接口進(jìn)行標(biāo)準(zhǔn)化設(shè)計(jì)，將CAN、RS422/RS485、LVDS等串行總線進(jìn)行集成設(shè)計(jì)，對(duì)數(shù)據(jù)收發(fā)驅(qū)動(dòng)器、總線控制器等器件選型進(jìn)行統(tǒng)一規(guī)劃，解決了各設(shè)備間接口規(guī)范、電氣標(biāo)準(zhǔn)[3]不統(tǒng)一而帶來(lái)的互連互通問(wèn)題。通用總線接口單元主要用于航電分系統(tǒng)內(nèi)設(shè)備互連，適用于對(duì)實(shí)時(shí)性、可靠性、功耗、體積、成本等要求較高的場(chǎng)合。

1 系統(tǒng)結(jié)構(gòu)及原理

典型的機(jī)載通信鏈路系統(tǒng)[4-5]由系統(tǒng)控制單元、通用總線接口單元、通用射頻單元組成，原理如圖1所示。系統(tǒng)控制管理單元主要實(shí)現(xiàn)航電總線接口功能，用于連接航電主干網(wǎng)絡(luò)，如FC、AFDX、1553B等總線；采用高速數(shù)字信號(hào)處理器作為主控，通過(guò)同步總線與通用總線接口單元通信，完成系統(tǒng)控制指令和數(shù)據(jù)下發(fā)，如配置系統(tǒng)工作模式、工作參數(shù)等控制命令；接收來(lái)自通用總線接口單元的應(yīng)答數(shù)據(jù)幀，并采集系統(tǒng)工作狀態(tài)和健康狀況。

通用總線接口單元是系統(tǒng)控制單元與通用射頻單元間的紐帶，完成系統(tǒng)控制指令的轉(zhuǎn)發(fā)和處理。收數(shù)組件接收來(lái)自同步總線的數(shù)據(jù)幀和命令幀，對(duì)幀信息進(jìn)行緩存和解析，并將有效幀負(fù)荷傳給數(shù)據(jù)處理組件。數(shù)據(jù)處理組件對(duì)幀負(fù)荷進(jìn)行解析和處理，將有用信息分成A/D數(shù)據(jù)、總線控制數(shù)據(jù)，并分別傳給對(duì)應(yīng)的通道，其中A/D數(shù)據(jù)傳給A/D控制器、多路復(fù)用控制器、D/A控制器，完成對(duì)前端射頻單元A/D的控制和管理；總線控制數(shù)據(jù)傳給收數(shù)FIFO緩存，緩存后通過(guò)讀總線傳給后端射頻模塊，用于射頻模塊控制，如模式選擇、寬窄帶選擇、濾波器設(shè)置。數(shù)據(jù)接收為發(fā)送的逆過(guò)程，通用射頻單元接收數(shù)據(jù)后進(jìn)行A/D轉(zhuǎn)換，將數(shù)字信號(hào)通過(guò)總線接口單元緩存和處理后，送至系統(tǒng)控制單元。

圖1 典型機(jī)載鏈路通信系統(tǒng)原理框圖

2 數(shù)據(jù)處理流程

通用總線接口的數(shù)據(jù)發(fā)送流程如圖2所示，處理器啟動(dòng)后運(yùn)行初始化函數(shù)，初始化對(duì)外I/O接口、配置中斷觸發(fā)模式以接收外部中斷，然后進(jìn)入主流程。當(dāng)判斷有數(shù)據(jù)待送時(shí)進(jìn)入發(fā)送流程，配置發(fā)送寄存器，包括設(shè)置發(fā)送波特率、幀格式、選擇發(fā)送電平(如RS422、RS485、RS232等)、校驗(yàn)方式等參數(shù)，然后讀取發(fā)FIFO數(shù)據(jù)并對(duì)數(shù)據(jù)組幀，增加幀頭、幀尾、源/目的地址、校驗(yàn)信息，一幀數(shù)據(jù)準(zhǔn)備好后啟動(dòng)發(fā)送程序發(fā)送數(shù)據(jù)，并啟動(dòng)接收計(jì)時(shí)器等待回傳信息。如果收到應(yīng)答信息，則判斷應(yīng)答為ACK幀還是NAK幀，若為NAK幀表示接收方數(shù)據(jù)校驗(yàn)失敗請(qǐng)求回傳，則重新組幀并發(fā)送。如果接收為ACK幀表示接收方已收到數(shù)據(jù)且校驗(yàn)成功，則發(fā)送成功，停止重傳。如果未接收到任何應(yīng)答幀信息，則判斷接收是否超時(shí)，如果未超時(shí)則繼續(xù)等待接收應(yīng)答幀信息，如果超時(shí)則啟動(dòng)重傳機(jī)制對(duì)數(shù)據(jù)幀重傳，如果重傳超過(guò)3次仍未收到應(yīng)答幀，重傳失敗，停止重傳。

當(dāng)判斷到有數(shù)據(jù)到來(lái)時(shí)進(jìn)入接收流程,如圖3所示。首先配置接收寄存器，包括設(shè)置接收波特率、緩存大小、中斷觸發(fā)方式等參數(shù)，然后啟動(dòng)接收進(jìn)程。檢測(cè)是否有幀頭，如果沒(méi)有幀頭則繼續(xù)等待，檢測(cè)到有幀頭就開始接收并緩存數(shù)據(jù)。隨后啟動(dòng)看門狗計(jì)時(shí)器，判斷是否超過(guò)最長(zhǎng)接收時(shí)間，如果超過(guò)則丟棄當(dāng)前數(shù)據(jù)包，否則解析接到的幀內(nèi)容并進(jìn)行CRC校驗(yàn)，如果校驗(yàn)失敗則回傳NAK幀請(qǐng)求發(fā)送方重傳，校驗(yàn)成功則將數(shù)據(jù)傳給數(shù)據(jù)處理流程，接收流程結(jié)束。

3 改進(jìn)的摩爾投票算法

傳統(tǒng)的電平采樣方法多采用單次采樣，該方式易受電磁干擾而造成通信錯(cuò)誤，當(dāng)誤碼率超過(guò)閾值時(shí)會(huì)導(dǎo)致系統(tǒng)工作異常。而多次采樣[6]方法中，傳統(tǒng)的摩爾投票判決算法[7]能在一定程度上消除噪聲對(duì)判決結(jié)果的影響，但由于未對(duì)判決因子進(jìn)行加權(quán)處理，總線傳輸誤碼率難以進(jìn)一步降低。

通過(guò)分析總線電平特性可知，信號(hào)在保持期間電平較為穩(wěn)定，而在建立或翻轉(zhuǎn)時(shí)波動(dòng)較大，根據(jù)這一特性對(duì)摩爾算法進(jìn)行改進(jìn)，具體方法：在整個(gè)電平范圍內(nèi)，采用多個(gè)采樣點(diǎn)對(duì)目標(biāo)進(jìn)行判決，根據(jù)每個(gè)采樣點(diǎn)位置不同分配不同的加權(quán)因子，信號(hào)中間位置分配較大權(quán)重，依次往兩端遞減。加權(quán)因子設(shè)置為服從標(biāo)準(zhǔn)正態(tài)分布[8]的函數(shù)，統(tǒng)計(jì)在整個(gè)樣本空間內(nèi)目標(biāo)的概率值η如下：

(1)

式(1)中:η為目標(biāo)概率值，N為采樣次數(shù)，Xi為第i次采樣值，φ(Xi)為Xi的加權(quán)分布因子。用為簡(jiǎn)化計(jì)算，將該因子的分布函數(shù)，采用標(biāo)準(zhǔn)正態(tài)分布表示如下：

(2)

圖2 數(shù)據(jù)發(fā)送流程框圖 圖3 數(shù)據(jù)接收流程框圖

改進(jìn)的摩爾投票算法的判決流程如圖4所示，首先采集樣本空間內(nèi)Xi，對(duì)采集到的樣本按正態(tài)分布概率函數(shù)進(jìn)行查表加權(quán)，依據(jù)式(1)計(jì)算出目標(biāo)概率η，若η大于設(shè)定閾值則判斷為目標(biāo)，流程如圖4所示。

圖4 摩爾投票算法流程框圖

4 算法實(shí)現(xiàn)

利用FPGA高速并行處理的優(yōu)勢(shì)，實(shí)現(xiàn)了改進(jìn)的摩爾投票算法，流程如圖5所示，在高精度晶振輸出的時(shí)鐘控制下，通用總線接口內(nèi)部FPGA對(duì)接收到的串行總線信號(hào)進(jìn)行采樣判決。圖5(a)為串行總線的模擬信號(hào)，速率為3.125 Mbit/s；模擬信號(hào)由于受到周圍電磁環(huán)境、傳播路徑影響，信號(hào)局部會(huì)隨機(jī)出現(xiàn)毛刺，設(shè)置高電平門限、低電平門限作為模擬信號(hào)數(shù)字化的基準(zhǔn)。圖5(b)為經(jīng)數(shù)字化后的信號(hào)，模擬信號(hào)的毛刺超過(guò)預(yù)先設(shè)定的高電平門限、或者低于預(yù)先設(shè)定的低電平門限，數(shù)字化后信號(hào)就會(huì)出現(xiàn)“毛刺點(diǎn)”；如果采樣時(shí)刻在毛刺點(diǎn)附近，就會(huì)影響到采樣結(jié)果；圖5(c)為過(guò)采樣時(shí)鐘信號(hào)，頻率為50 MHz的高速脈沖，對(duì)3.125 MHz的串行數(shù)字信號(hào)進(jìn)行16倍過(guò)采樣，每個(gè)比特電平持續(xù)16個(gè)采樣周期；圖5(d)為FPGA內(nèi)設(shè)置的寬度為16個(gè)采樣周期的投票判決窗口。用改進(jìn)的摩爾投票算法，確定該比特電平值。具體方法如下：通過(guò)查表法對(duì)所有采樣值進(jìn)行加權(quán)求和，計(jì)算出電平“1”的值，當(dāng)“1”值大于0.35時(shí)判決該比特電平值為“1”，否則判決該比特電平值為“0”。

圖5 改進(jìn)的摩爾投票算法流程

5 實(shí)驗(yàn)結(jié)果與分析

為了驗(yàn)證通用總線接口單元通信可靠性和抗干擾能力[9]，搭建如圖6所示試驗(yàn)環(huán)境。在復(fù)雜電磁環(huán)境下，選取設(shè)備A作為數(shù)據(jù)發(fā)送設(shè)備，將測(cè)試數(shù)據(jù)發(fā)送至總線接口單元，總線接口單元對(duì)接收到的測(cè)試數(shù)據(jù)進(jìn)行處理，并將處理后的結(jié)果發(fā)送至設(shè)備B，設(shè)備B上運(yùn)行統(tǒng)計(jì)軟件，對(duì)通信誤碼率、通信報(bào)文大小進(jìn)行統(tǒng)計(jì)，并將統(tǒng)計(jì)結(jié)果傳輸?shù)奖O(jiān)控計(jì)算機(jī)上顯示。

通過(guò)溫度循環(huán)檢驗(yàn)總線接口單元環(huán)境穩(wěn)定性，一個(gè)循環(huán)條件設(shè)置為：低溫-55 ℃，保溫2 h；常溫+25°，保溫2 h；高溫+85°，保溫2 h，升降溫速率為5(°)/min。經(jīng)過(guò)4個(gè)循環(huán)共計(jì)24 h的進(jìn)行數(shù)據(jù)收發(fā)測(cè)試，在6 000萬(wàn)包(256 Byte/包)大數(shù)據(jù)量壓力測(cè)試下，總線通信誤碼率小于10E-11，測(cè)試結(jié)果見(jiàn)表1所示。

圖6 總線接口單元試驗(yàn)環(huán)境示意圖

測(cè)試項(xiàng)目數(shù)據(jù)量/(萬(wàn)包)錯(cuò)誤包數(shù)測(cè)試時(shí)間/h工作溫度/℃功耗/W數(shù)據(jù)收發(fā)6 000024-55 ℃～+85 ℃<3.5

6 結(jié)論

本文以機(jī)載設(shè)備總線通信為背景，設(shè)計(jì)了一種基于改進(jìn)摩爾投票算法的總線接口單元，根據(jù)采樣電平特征，將不同的采樣值按正態(tài)分布分配不同加權(quán)因子，避免了傳統(tǒng)貝葉斯分布的隨機(jī)性，解決了強(qiáng)電磁環(huán)境下總線通信抗干擾問(wèn)題；此外，對(duì)設(shè)備間串行總線接口進(jìn)行標(biāo)準(zhǔn)化設(shè)計(jì)，遵循總線物理層和傳輸層規(guī)范，在應(yīng)用層上對(duì)幀傳輸格式、校驗(yàn)方式,重傳機(jī)制等方面進(jìn)行統(tǒng)一規(guī)劃，使得各廠家設(shè)備在統(tǒng)一的總線規(guī)范下進(jìn)行通信，提升了系統(tǒng)的開放性和通用性。進(jìn)一步降低強(qiáng)電磁環(huán)境下總線誤碼率、提高設(shè)備的容錯(cuò)性[10-11]仍是今后研究的方向。