文/洪小川

1 DVOR532監(jiān)控系統(tǒng)組成和射頻前端處理

DVOR監(jiān)控系統(tǒng)由天線接收外場復(fù)合射頻信號(hào)或機(jī)內(nèi)產(chǎn)生的測試信號(hào)，通過一系列解調(diào)和濾波得到各個(gè)不同頻率的導(dǎo)航調(diào)制信號(hào)，經(jīng)過DFT計(jì)算出它們的幅度和相位并與設(shè)定的門限相比較，以監(jiān)視空間輻射信號(hào)的完好性和準(zhǔn)確性并完成監(jiān)控器自檢。以往的DVOR設(shè)備通常在DFT運(yùn)算之前才進(jìn)行A/D變換，中頻處理由模擬器件完成，而DVOR532采用了基于FPGA的數(shù)字中頻處理技術(shù)，其監(jiān)控系統(tǒng)的組成如圖1所示。

DVOR532監(jiān)控系統(tǒng)可接收多達(dá)12路的監(jiān)控射頻信號(hào)，通過12路正交下變頻得到IF=20kHz中頻I/Q信號(hào)，I、Q中頻信號(hào)經(jīng)過抗混疊濾波和放大后使用多級(jí)切換開關(guān)時(shí)分復(fù)用到ADC的輸入端完成模數(shù)變換并輸入到FPGA中，ADC的轉(zhuǎn)換速率為Fs_ADC=2*12*Fs_ch，其中Fs_ch=240kHz是每一個(gè)I/Q信道的采樣率。ADC變換后的數(shù)據(jù)流如圖2所示。

2 FPGA中頻信號(hào)處理

位于FPGA前端的時(shí)分復(fù)用多相FIR低通濾波器完成多項(xiàng)處理任務(wù)。首先，依據(jù)采樣定理，采樣后的數(shù)字信號(hào)頻譜為原信號(hào)頻譜以ωs_ch為周期的延拓，需要用一個(gè)低通濾波器濾出原信號(hào)。第二，ADC輸出的信號(hào)是通過時(shí)分復(fù)用疊加的，包含了12個(gè)信道共24路I、Q信號(hào)，數(shù)據(jù)流速率較大，如對(duì)24路采樣數(shù)據(jù)按時(shí)分選通并進(jìn)行獨(dú)立濾波和后級(jí)處理，需要巨大的資源。筆者認(rèn)為，DVOR532中采用了多路復(fù)用的FIR濾波器結(jié)構(gòu)，使I、Q各12路采樣數(shù)據(jù)分別通過同一單路FIR濾波器，降低了資源的需求并將數(shù)據(jù)流速率恢復(fù)到240kHz。最后，每一個(gè)信道的I、Q兩路通道的采樣序列在時(shí)間上相差了半個(gè)采樣周期，為了消除通道時(shí)序上的不匹配，必須使兩路FIR濾波器具有很好的線性相位，并且I路頻率響應(yīng)Hi(ejw)的群延時(shí)比Q路頻率響應(yīng)Hq(ejw)高半個(gè)采樣周期。

3 微處理器基帶信號(hào)處理

圖1：DVOR532監(jiān)控系統(tǒng)

圖2：ADC輸出數(shù)據(jù)流

圖3：微處理器信號(hào)流程

DVOR532的微處理器采用并行的信號(hào)處理模式，基帶信號(hào)分別輸入到載波處理模塊、邊帶處理模塊和識(shí)別碼處理模塊中同時(shí)處理，提高了監(jiān)控參數(shù)的更新速率。最終產(chǎn)生30Hz AM調(diào)制度，9960Hz AM調(diào)制度，30Hz FM調(diào)制度，識(shí)別調(diào)制度以及載波電平等主要參數(shù)。對(duì)于Nearf i eld和Nextf i eld天線接收外場信號(hào)的差別，只需要對(duì)邊帶9960Hz采用不同的解調(diào)方式即可解決，信號(hào)流程見圖3。

4 結(jié)語

DVOR532監(jiān)控系統(tǒng)可以根據(jù)用戶需求，對(duì)多達(dá)12路輸入監(jiān)控信號(hào)進(jìn)行處理，在中頻直接進(jìn)行基于時(shí)分復(fù)用的模數(shù)轉(zhuǎn)換，從而大大簡化了模擬信號(hào)的前端處理流程；數(shù)字化中頻處理技術(shù)克服了模擬電路中的幅度一致性、相位正交性和基帶采樣中零漂、1/f噪聲等效應(yīng)的影響，從而提高了系統(tǒng)的穩(wěn)定性和集成度?；谶@種結(jié)構(gòu)，DVOR532監(jiān)控系統(tǒng)中輸入了兩路機(jī)內(nèi)產(chǎn)生的復(fù)合射頻調(diào)制信號(hào)（MIT）用來模擬空間調(diào)制信號(hào)，實(shí)現(xiàn)了對(duì)監(jiān)控器自身完好性的實(shí)時(shí)監(jiān)測。此外監(jiān)控系統(tǒng)的微處理器采用并行處理結(jié)構(gòu)，提升了基帶信號(hào)處理效率，使設(shè)備總體性能得到了優(yōu)化。