吳濤 閆迪 劉燕都 趙江

摘 ?要： 針對多進(jìn)制數(shù)字相位調(diào)制信號特點(diǎn)，采用數(shù)據(jù)并行方法，將連續(xù)信號流分解為多個(gè)信號塊以實(shí)現(xiàn)并行處理。研究一種基于三維迭代搜索的載波相位?碼元相位聯(lián)合估計(jì)算法，在本地構(gòu)造載波信號的搜索庫，利用分段碼元相關(guān)法從搜索庫中挑選出與待處理信號相似度最高的載波信號作為同步載波。通過迭代搜索方法逐步縮小搜索庫，降低計(jì)算量。仿真結(jié)果表明，與克拉美?羅下限相比，解調(diào)損失小于0.1 dB。在惠普工作站與英偉達(dá)K20平臺上搭建驗(yàn)證系統(tǒng)，系統(tǒng)的處理速率可達(dá)625.9 MB/s。

關(guān)鍵詞： CPU?GPU平臺; 高速M(fèi)PSK; 并行解調(diào); 相位模糊; 三維迭代搜索; 數(shù)據(jù)并行

中圖分類號： TN911.72?34;V443+.1 ? ? ? ? ? ? ? ? ? 文獻(xiàn)標(biāo)識碼： A ? ? ? ? ? ? ? ? 文章編號： 1004?373X（2019）13?0009?06

A parallel demodulation algorithm based on CPU?GPU platform

for high?rate MPSK signal

WU Tao1， YAN Di1， 2， LIU Yandu1， ZHAO Jiang3

（1. Department of Electronic and Optical Engineering， Space Engineering University， Beijing 101416， China;

2. The Unit 61646 of PLA， Beijing 100192， China; 3. China Satellite Maritime Tracking and Control Department， Jiangyin 214431， China）

Abstract： According the characteristics of multiple phase shift keying （MPSK） signal， the data parallel method is used to decompose the continuous signal stream into multiple signal blocks to realize parallel processing. A carrier phase?code element phase joint estimation algorithm based on three?dimensional iterative search is studied. The search library of carrier signal is constructed locally， and then the carrier signal with the highest similarity with the signal under processing is chosen from the search library by means of segmentation code element correlation method to act as the synchronization carrier. The iterative search method is used to gradually deflate the search library to reduce the computational quantity. The simulation results show that， in comparison with the Cramer?Rao lower bound， the demodulation loss of the proposed algorithm is less than 0.1 dB. The verification system was built on HP workstation and NVIDIA K20 GPU， which realized the processing rate of 625.9 MB/s.

Keywords： CPU?GPU platform; high?rate MPSK; parallel demodulation; phase ambiguity; three?dimensional iterative search; data parallelism

0 ?引 ?言

衛(wèi)星通信數(shù)傳正朝著更高碼率、更大帶寬的方向發(fā)展，而高速數(shù)傳解調(diào)是一個(gè)重要問題。CPU?GPU平臺計(jì)算能力飛速發(fā)展，在其上進(jìn)行數(shù)字信號處理已成為一種發(fā)展趨勢[1?3]。本文針對CPU?GPU異構(gòu)平臺上的高速M(fèi)PSK信號解調(diào)算法進(jìn)行研究。

目前文獻(xiàn)公開的三種高速并行解調(diào)架構(gòu)分別是IEC（Interstate Electronics Corporation）[4]，PRX（Parallel Receiver）[5]和APRX（All?digital Parallel Receiver）[6]。其中，APRX實(shí)現(xiàn)簡單，資源消耗少，被廣泛使用。國內(nèi)在APRX基礎(chǔ)上進(jìn)行了一些數(shù)傳解調(diào)器的研究[7?8]。盡管如此，APRX仍有兩點(diǎn)不足：一是APRX要求采樣率必須為數(shù)據(jù)率整數(shù)倍，為避免采樣混疊，信號中心頻率需隨數(shù)據(jù)率選取[9?10];二是基于APRX的并行解調(diào)器不適合在CPU?GPU平臺上運(yùn)行，基于APRX的各種解調(diào)算法均存在反饋調(diào)整，用來糾正載波頻差和定時(shí)誤差等，在CPU，GPU中實(shí)現(xiàn)這種反饋需要頻繁的線程同步，帶來較大的同步開銷，且反饋操作增加了算法內(nèi)部的數(shù)據(jù)依賴，降低了算法的并行性。因此，APRX并不適合于CPU?GPU平臺。

考慮到CPU?GPU平臺的特殊性，本文采用數(shù)據(jù)并行思想，將高速信號流分解為多個(gè)信號塊，通過同時(shí)處理多個(gè)信號塊實(shí)現(xiàn)并行解調(diào)。這要求信號塊的處理必須是獨(dú)立的、互不相關(guān)的。一般而言，信號的相干解調(diào)使用反饋環(huán)路方法，如果用于本文的信號塊處理，必然不能滿足要求。當(dāng)信號塊長度足夠短時(shí)，可以認(rèn)為在這段時(shí)間內(nèi)信號的載波參數(shù)是恒定不變的，因此，本文將信號塊的相干解調(diào)問題轉(zhuǎn)化為載波參數(shù)估計(jì)問題，各信號塊的載波參數(shù)估計(jì)可以獨(dú)立進(jìn)行。首先提出一種基于三維迭代搜索的載波相位?碼元相位聯(lián)合估計(jì)算法，迭代搜索空間是<載波頻率，載波初相，碼元相位>。通過不斷縮小搜索空間的每個(gè)維度的范圍，大幅減小搜索計(jì)算量，因此稱之為迭代搜索。然后研究了算法在CPU?GPU平臺上的具體實(shí)現(xiàn)方法。最后在惠普Z820+NVIDIA TESLA K20 硬件平臺上搭建驗(yàn)證系統(tǒng)。

1 ?并行解調(diào)算法

1.1 ?算法原理

算法利用互相關(guān)的原理，在本地構(gòu)造出大量搜索信號，將搜索信號逐一與接收信號做相關(guān)，當(dāng)相關(guān)值最大時(shí)，就得到了接收信號的參數(shù)估值。由于有3個(gè)待估參數(shù)，所以搜索空間是三維的，用[]表示，[fd]是載波多普勒頻率，單位是Hz;[φc]和[φb]分別是載波初相和碼元初相，單位是rad。

互相關(guān)是反映兩個(gè)信號相似程度的常用方法，兩個(gè)信號越接近，相關(guān)值越大。以QPSK信號為例，可表示為：

碼元[a]是隨機(jī)分布的，故[J]為0?？梢?，由于調(diào)制信息影響，即使[f=fc+fd]，[φc=φ]，[J]依然為0。若按式（5）的方法進(jìn)行相關(guān)，[J]就能反映接收信號和本地搜索信號的相似程度。通過尋找最大互相關(guān)值，就能獲得載波頻率和載波初相的估計(jì)值。本文稱之為分段碼元相關(guān)法。

1.2 ?算法流程

算法流程如圖1所示，基本步驟如下：

步驟1：初始化搜索空間。搜索空間初始值[0]，其中，[i∈1，N1，j∈1，N2，][l∈1，N3]，[N1]是[fd]的個(gè)數(shù)，[N2]是[φc]的個(gè)數(shù)，[N3]是[φb]的個(gè)數(shù)，下標(biāo)0表示當(dāng)前迭代次數(shù)為0。

圖1 ?算法流程圖

步驟3：求相關(guān)值。利用分段碼元相關(guān)法，求接收信號與搜索信號的相關(guān)值[CORRi，j，l]，對于每一種搜索信號有[N3]個(gè)不同的碼元初相，故有[N3]個(gè)相關(guān)值。

1） 本次迭代的相關(guān)值小于上次迭代;

2） 載波頻率的步長小于50 Hz;

3） 載波初相的步長小于0.01。

搜索空間的更新方法是：從[p]中選取第[p]次迭代得到的參數(shù)估值的左右相鄰值，并作為[p+1]次迭代搜索空間的邊界值，步長縮小為第[p]次步長的[13]。

1.3 ?分段碼元相關(guān)法

分段碼元相關(guān)法在計(jì)算互相關(guān)值時(shí)，消除調(diào)制信息影響。其原理是在每個(gè)碼元周期內(nèi)做相關(guān)，得到一系列相關(guān)值，將這些相關(guān)值的絕對值求和得到總相關(guān)值，共分為兩個(gè)步驟：

步驟1：確定碼元分布情況。

碼元分布由碼元初相和碼元周期決定，[φb]分布在[0，2π]內(nèi)，碼元周期由實(shí)際碼速率[Rs]決定，[Rs]由碼多普勒[Rsd]和標(biāo)準(zhǔn)碼速率[Rs0]組成：

若虛擬出一個(gè)頻率為[Rs2]，初相為[φb2]的正弦波，那么正弦波的過零點(diǎn)就是碼元變化時(shí)刻，介于兩個(gè)相鄰過零點(diǎn)之間的采樣點(diǎn)是一個(gè)碼元周期，如圖2所示。

圖2 ?碼元分布情況確定方法

步驟2：計(jì)算積分。

接收信號和本地搜索信號的混頻信號為[mix（k）]。假設(shè)碼元分布情況如下：第一個(gè)不完整碼元的采樣點(diǎn)數(shù)量是[x]，完整碼元的個(gè)數(shù)是[y]，每個(gè)完整碼元內(nèi)的采樣點(diǎn)數(shù)是[N（i），i∈[1，y]]，最后一個(gè)不完整碼元的采樣點(diǎn)數(shù)量是[z]。那么，積分值[CORR]如下：

1.4 ?相位模糊匹配方法

用鎖相環(huán)方法對QPSK信號進(jìn)行解調(diào)時(shí)，由于本地恢復(fù)載波與QPSK載波相位存在多種可能的相位差，從而導(dǎo)致解調(diào)結(jié)果存在模糊[11]，本文同樣存在這種模糊現(xiàn)象。假設(shè)本地載波與QPSK載波同頻，只存在相位差[Δφ]，正交下變頻后[I]，[Q]路如式（9）所示：

表1 ?不同[Δφ]下QPSK解調(diào)的相位模糊

每個(gè)信號塊獨(dú)立解調(diào)，其[Δφ]不一致，導(dǎo)致相位模糊也不一致，需要對不同信號塊的相位模糊進(jìn)行匹配。本文提出一種基于數(shù)據(jù)冗余的相位模糊匹配方法，基本原理是利用相鄰信號塊的重疊，調(diào)整后一個(gè)信號塊的模糊使之與前一個(gè)模塊一致，最終使得所有信號塊的模糊都一致。如圖3所示為信號塊冗余分割方法，[L]為信號塊長度，[L0]為信號塊重疊區(qū)長度。

圖3 ?信號塊冗余分割方法

圖4 ?相位模糊匹配方法流程圖

2 ?仿真與測試

為了驗(yàn)證算法解調(diào)性能和實(shí)際執(zhí)行效率，本文進(jìn)行Matlab仿真，并在CPU?GPU平臺上對算法進(jìn)行測試。統(tǒng)一使用以下調(diào)制參數(shù)：調(diào)制方式為QPSK，符號率[Rs=] 1 Gb/s，載頻頻率[fc=1] GHz，采樣頻率[fs=4] GHz，多普勒頻率[fd=]12 345 Hz，載波初相[φc=0.45] rad，碼元初相[φb=0.5] rad。

2.1 ?迭代搜索過程的仿真

設(shè)置信噪比[EbN0=]10 dB，載波多普勒的初始搜索空間是（-20 000，-10 000，0，10 000，20 000），載波相位的初始搜索空間是[π8，π4，3π8，π2]，碼元相位的初始搜索空間是[π4，3π4，5π4，7π4]。仿真結(jié)果如圖5所示，圖5a）是載波多普勒估計(jì)結(jié)果，圖5b）是載波初相估計(jì)結(jié)果，圖5c）是碼元初相估計(jì)結(jié)果，圖5d）是相關(guān)值變化?？梢?，參數(shù)估值隨著迭代過程逐漸逼近真值，相關(guān)值增加到一定程度后變化很小。

大量仿真表明，經(jīng)過4次迭代后能完成參數(shù)估計(jì)，共進(jìn)行80+64+64+64=272次相關(guān)運(yùn)算。如果直接進(jìn)行三維搜索，為了達(dá)到與迭代搜索同樣的估計(jì)精度，搜索空間步長需要設(shè)置為當(dāng)前的[127]，需進(jìn)行（5×27）×（4×27）×（4×27）=1 574 640次相關(guān)運(yùn)算?？梢姡阉鞣椒▽⑾嚓P(guān)運(yùn)算次數(shù)減少為0.017%，大大減少了計(jì)算量。

圖5 ?仿真結(jié)果

2.2 ?算法解調(diào)性能仿真

為了驗(yàn)證算法的解調(diào)誤碼性能，對[EbN0]在[0，10] dB區(qū)間內(nèi)的信號進(jìn)行解調(diào)，統(tǒng)計(jì)誤碼率結(jié)果與克拉美?羅下界（Cramer?Rao Lower Bound，CRLB）如圖6所示。從仿真結(jié)果可以看到，在[0，10] dB區(qū)間內(nèi)，解調(diào)損失在0.1 dB以內(nèi)。

2.3 ?CPU?GPU平臺上的測試

為進(jìn)一步驗(yàn)證算法的執(zhí)行效率，在CPU?GPU平臺上搭建驗(yàn)證系統(tǒng)，系統(tǒng)硬件配置如表2所示。

圖6 ?誤碼率仿真結(jié)果比較

驗(yàn)證系統(tǒng)由信號調(diào)制機(jī)和信號解調(diào)機(jī)兩部分組成，二者通過萬兆網(wǎng)連接，信號調(diào)制機(jī)產(chǎn)生8 bit量化的QPSK信號后，傳給信號解調(diào)機(jī)進(jìn)行處理。信號調(diào)制機(jī)采用“多線程計(jì)算，輪流輸出”的方法，每個(gè)線程產(chǎn)生時(shí)間上間隔的QPSK信號塊，按順序輪流讀取各線程產(chǎn)生的信號塊，就得到了時(shí)間上連續(xù)的QPSK信號流。

信號解調(diào)機(jī)采用如圖7所示的框架，在CPU中完成信號流分割，將信號塊填充到信號池。進(jìn)程管理器創(chuàng)建多個(gè)解調(diào)進(jìn)程，將信號塊傳入GPU進(jìn)行處理。結(jié)果綜合使用相位模糊匹配方法，將不同信號塊的解調(diào)結(jié)果再加工合并為最終解調(diào)結(jié)果。

表2 ?系統(tǒng)硬件配置參數(shù)

如圖8所示為運(yùn)行狀態(tài)的系統(tǒng)，100 s內(nèi)信號解調(diào)機(jī)的網(wǎng)絡(luò)接收速度如圖9所示，平均處理速率是625.9 MB/s，換算為碼速率后是313.0 Mb/s。

圖8 ?系統(tǒng)硬件組成

圖9 ?信號解調(diào)機(jī)的網(wǎng)絡(luò)接收速度

3 ?結(jié) ?論

本文提出一種CPU?GPU平臺上的高速M(fèi)PSK解調(diào)算法，給出了算法的具體步驟，并在惠普Z820工作站上進(jìn)行了編程實(shí)現(xiàn)。仿真結(jié)果表明，[0，10] dB區(qū)間內(nèi)的解調(diào)損失在0.1 dB以內(nèi)，驗(yàn)證系統(tǒng)實(shí)現(xiàn)了313.0 Mb/s的QPSK實(shí)時(shí)解調(diào)。313.0 Mb/s解調(diào)速度是在一塊NVIDIA TESLA K20上實(shí)現(xiàn)的，與FPGA平臺相比并沒有明顯優(yōu)勢。但本文方法的最大優(yōu)勢是其具有可擴(kuò)展性，通過擴(kuò)展GPU計(jì)算資源就能方便地增加解調(diào)進(jìn)程數(shù)目，進(jìn)而提高系統(tǒng)解調(diào)速率。

參考文獻(xiàn)

[1] 牛炯，申晉晉，陳倩.高頻地波雷達(dá)實(shí)時(shí)信號并行處理方案及實(shí)現(xiàn)[J].中國海洋大學(xué)學(xué)報(bào)，2017，47（2）：56?61.

NIU Jiong， SHEN Jinjin， CHEN Qian. Real?time signal parallel processing scheme and realization of HF ground wave radar based on CPU+GPU architecture [J]. Periodical of Ocean University of China， 2017， 47（2）： 56?61.

[2] 王子瀟.基于CUDA GPU平臺的脈沖多普勒雷達(dá)信號模擬軟件[D].北京：北京理工大學(xué)，2016：1?3.

WANG Zixiao. A PD radar simulation software based on CUDA GPU platform [D]. Beijing： Beijing Institute of Technology， 2016： 1?3.

[3] 武新波.基于CUDA的GPS軟件接收機(jī)研究[D].北京：北京理工大學(xué)，2015：3?4.

WU Xinbo. Research on GPS software receiver based on CUDA [D]. Beijing： Beijing Institute of Technology， 2015： 3?4.

[4] 林長星.2 Gb/s高速通信解調(diào)技術(shù)及其實(shí)現(xiàn)研究[D].北京：清華大學(xué)，2012：31?33.

LIN Changxing. Research on demodulation technique and its implementation for 2 Gb/s high speed communication [D]. Beijing： Tsinghua University， 2012： 31?33.

[5] SRINIVASAN M， CHEN C C， GREBOWSKY G， et al. An all?digital high data?rate parallel receiver [J]. Surface science， 1997， 604（15/16）： 1294?1299.

[6] SADR R， CAIDYANATHAN P， RAPHAELI D， et al. Parallel digital modem using multirate digital filter banks [M]. California： JPL Publication， 1994： 1?112.

[7] 梁俠，任海根，徐先超，等.800 Mb/s高速解調(diào)器的定時(shí)恢復(fù)算法及實(shí)現(xiàn)研究[J].現(xiàn)代電子技術(shù)，2007，30（23）：1?3.

LIANG Xia， REN Haigen， X? Xianchao， et al. 800 Mb/s timing recovery algorithm and implementation for high speed demodulator [J]. Modern electronics technique， 2007， 30（23）： 1?3.

[8] 郭曉峰，鄭雪峰，盧滿宏，等.高速數(shù)傳QAM解調(diào)器設(shè)計(jì)及應(yīng)用[J].遙測遙控，2011，32（3）：21?25.

GUO Xiaofeng， ZHENG Xuefeng， LU Manhong， et al. Design and application of high?data?rate QAM demodulator [J]. Journal of telemetry， tracking and command， 2011， 32（3）： 21?25.

[9] 唐婷，杜瑜.全數(shù)字化高速數(shù)傳解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)[J].科學(xué)技術(shù)與工程，2016，16（14）：32?35.

TANG Ting， DU Yu. The design and realization of fully?digitalized high?rate data demodulator [J]. Science technology and engineering， 2016， 16（14）： 32?35.

[10] 曾輝.基于全數(shù)字高速并行接收結(jié)構(gòu)APRX的解調(diào)技術(shù)研究[D].成都：電子科技大學(xué)，2013：3?5.

ZENG Hui. Research on demodulation techniques based on a parallel all?digital receiving structure named as APRX [D]. Chengdu： University of Electronic Science and Technology of China， 2013： 3?5.

[11] 保駿.QPSK、SQPSK信號解調(diào)相位模糊及其對Viterbi譯碼的影響[J].兵器裝備工程學(xué)報(bào)，2011，32（3）：53?55.

BAO Jun. Demodulation phase ambiguity of QPSK and SQPSK and its influence on Viterbi decoding [J]. Journal of ordnance equipment engineering， 2011， 32（3）： 53?55.