慕凱 楊麗 李穎琦 謝軍 丁富舜

摘? ?要：目前，國內(nèi)眾多高校電子信息相關(guān)專業(yè)都設(shè)有電子技術(shù)基礎(chǔ)實驗室，其中，數(shù)字電路實驗室作為數(shù)字電路課程的實踐場所，實驗設(shè)備使用頻繁，實驗準(zhǔn)備及相關(guān)工作量龐大，設(shè)備維護(hù)較為麻煩。另外，傳統(tǒng)實驗所用器件基本停產(chǎn)，購買麻煩，且價格高昂，損壞也比較嚴(yán)重，所以每學(xué)期都需要較多的經(jīng)費對器件進(jìn)行更換，以保證實驗器材正常使用。因此，文章通過可編程邏輯器件的靈活性和低成本，在單個實驗箱上設(shè)計一塊FPGA或者CPLD，取代原有繁多的傳統(tǒng)器件，在設(shè)備無故障的情況下，無需進(jìn)行實驗箱其他準(zhǔn)備工作，減少了管理人員工作量，降低了實驗成本。

關(guān)鍵詞：FPGA;CPLD;數(shù)字電路

目前，國內(nèi)眾多高校電子信息相關(guān)專業(yè)都設(shè)有數(shù)字電路實驗室作為數(shù)字電路課程的實踐場所，實驗設(shè)備使用頻繁，所以實驗準(zhǔn)備的工作量也很繁瑣，設(shè)備維護(hù)較為麻煩[1]。另外，傳統(tǒng)實驗所用器件基本停產(chǎn)，購買麻煩，且價格高昂，損壞也比較嚴(yán)重，所以每學(xué)期都需要較多的經(jīng)費對器件進(jìn)行更換和維修，以保證實驗器材正常使用。隨著實驗內(nèi)容的增加，實驗箱體積越來越大，功耗也大大增加，往往難以適應(yīng)大規(guī)模、不同內(nèi)容實驗的要求。實驗裝置的落后已成為阻礙實驗發(fā)展的重要因素之一[2]。由此，為取代原有繁多的傳統(tǒng)器件，減小實驗箱的體積，應(yīng)該選用FPGA或者CPLD代替。

選用verilog編寫的程序作為數(shù)字芯片的主要核心，在此基礎(chǔ)上做出更多常用數(shù)字芯片的程序。需用到的數(shù)字芯片，只需下載想用的程序即可實現(xiàn)相應(yīng)的功能。改動之后不但能節(jié)省分立元器件成本，還可使實驗箱的功能更加強(qiáng)大，靈活性更高。

1? ? 硬件設(shè)計

1.1? 硬件設(shè)計

結(jié)合可編程邏輯器件的優(yōu)點，本實驗箱都采用CPLD作為主控芯片，通過提前用verilog編寫的程序固化到CPLD中，并通過旋轉(zhuǎn)編碼器EC11系列可編程邏輯器件內(nèi)部時鐘進(jìn)行分頻，預(yù)留ESP8266 WiFi模塊方便后續(xù)升級，系統(tǒng)整體架構(gòu)如圖1所示。

1.2? 可調(diào)脈沖頻率模塊設(shè)計

本模塊使用CPLD或FPGA對EC11旋轉(zhuǎn)編碼器（增量式觸電電刷編碼器）[3]，其轉(zhuǎn)動時引腳A、B相位變化（見圖2）。

當(dāng)A信號上升沿時B信號為低電平，或當(dāng)A信號下降沿時B信號為高電平，證明當(dāng)前編碼器為順時針轉(zhuǎn)動。當(dāng)A信號上升沿時B信號為高電平，或當(dāng)A信號下降沿時B信號為低電平，證明當(dāng)前編碼器為逆時針轉(zhuǎn)動（見圖3）。

在通過對順時針或逆時針轉(zhuǎn)動進(jìn)行計數(shù)從而對系統(tǒng)時鐘進(jìn)行分頻，即可達(dá)到可調(diào)脈沖頻率的目的。

1.3? WiFi模塊

本模塊使用ESP8266 WiFi模塊，ESP8266是一款超低功耗的UART—WiFi透傳模塊，擁有業(yè)內(nèi)極富競爭力的封裝尺寸和超低能耗技術(shù)，專為移動設(shè)備和物聯(lián)網(wǎng)應(yīng)用設(shè)計，可將用戶的物理設(shè)備連接到WiFi無線網(wǎng)絡(luò)上，進(jìn)行互聯(lián)網(wǎng)或局域網(wǎng)通信，實現(xiàn)聯(lián)網(wǎng)功能，從而起到連接軟件（網(wǎng)絡(luò)編程）和硬件的連接作用[4]。

將芯片作為一個WiFi模塊，不需要自己再對芯片進(jìn)行開發(fā)，只需要根據(jù)模塊提供的接口，用AT指令和ESP8266模塊的UART與CPLD進(jìn)行通信，讓模塊去接入網(wǎng)絡(luò)即可[5]。ESP-01管腳如圖4所示。

1.4? 其他模塊設(shè)計

電路整體采用USB接口5 V供電，再通過AMS1117—3.3 V進(jìn)行降壓對芯片進(jìn)行供電，8個LED進(jìn)行流水燈實驗和2個共陰極數(shù)碼管進(jìn)行3～8譯碼器實驗或倒計時實驗，0.96寸OLED顯示當(dāng)前進(jìn)行的實驗，其余為用到I/O口全部引出，用作虛擬器件的引腳，引腳之間通過K2線和香蕉插座進(jìn)行連接。電源模塊電路如圖5所示，電源模塊電路如圖6所示。

2? ? 軟件實現(xiàn)

整體系統(tǒng)設(shè)計思想架構(gòu)整個如圖7所示，上電初始化，手機(jī)通過WiFi發(fā)送指令，WiFi模塊接收指令，通過串口發(fā)送給CPLD，CPLD接收信息不對，OLED顯示ERROR，等待手機(jī)重新發(fā)送指令，指令正確，OLED顯示“test xx start！”則可以進(jìn)行實驗[6]。

圖7? 程序流程

3? ? 結(jié)語

盡管可編程邏輯器件在數(shù)字電路實驗箱的應(yīng)用技術(shù)已經(jīng)成熟，但是數(shù)電實驗箱還需要更進(jìn)一步的改善，以后的實驗箱可能更加便捷，只需通過APP選擇所需要邏輯器件，進(jìn)行實驗。但是無論怎么改進(jìn)，本質(zhì)還是幫助學(xué)生快速了解數(shù)字電路設(shè)計及原理，進(jìn)一步了解可編程邏輯器件和認(rèn)識硬件描述語言（Hardware Description Language，HDL）。隨著物聯(lián)網(wǎng)、人工智能和智能制造等新興市場的出現(xiàn)，未來FPGA市場份額會逐漸變大，F(xiàn)PGA也會成為未來電子專業(yè)學(xué)生學(xué)習(xí)中很重要的一部分。

基金項目：南京曉莊學(xué)院2017年度大學(xué)生實踐創(chuàng)新訓(xùn)練項目;項目編號：201711460038X。

作者簡介：慕凱（1996— ），男，安徽滁州人，本科生;研究方向：電子信息。