文/崔曉婷 張金燦

功率放大器(PA)作為射頻收發(fā)信機(jī)必要的組成模塊，其主要作用為放大射頻信號(hào)，以便于下級(jí)模塊較好地接收。為了在射頻極端頻率下工作，同時(shí)以高效率提供適當(dāng)?shù)墓β瘦敵觯琁II-V族化合物半導(dǎo)體(例如：GaAs，InP和GaN)是射頻功率放大器(PA)的首選集成電路工藝技術(shù)。該技術(shù)可提供具有高擊穿電壓水平的高速器件，以及低損耗無(wú)源器件，因此可以獲得高功率密度和高效率。

圖1：堆疊FET概念

圖2：2堆疊雙極型放大器

圖3：本文設(shè)計(jì)的PA電路

圖4：S21仿真結(jié)果

圖5：大信號(hào)增益仿真結(jié)果

圖6：功率附加效率PAE仿真結(jié)果

圖7：輸出功率仿真結(jié)果

為了提高PA的輸出功率Pout，可以通過將器件串聯(lián)組合并增加電壓的方法來(lái)實(shí)現(xiàn)，從而代替通過增加電流的方式實(shí)現(xiàn)。串聯(lián)連接最大的一個(gè)優(yōu)點(diǎn)就是，增加了最佳負(fù)載，使器件更容易與系統(tǒng)阻抗匹配。堆疊式PA結(jié)構(gòu)便是該技術(shù)應(yīng)用的很好例子。堆疊式PA是基于電壓倍增的Pout增強(qiáng)電路。該拓?fù)湟褢?yīng)用實(shí)現(xiàn)了具有高輸出功率的PA，其中共射晶體管用于驅(qū)動(dòng)共基晶體管。

1 電路設(shè)計(jì)

文獻(xiàn)[2]中介紹的堆疊FET概念已被廣泛應(yīng)用于較低射頻頻段PA，以及CMOS射頻PA設(shè)計(jì)中。該結(jié)構(gòu)如圖1所示，其輸入端口為共源極結(jié)構(gòu)FET的M1，結(jié)構(gòu)中將M1電流饋入串聯(lián)的晶體管M2和M3，以構(gòu)成3堆疊式電路結(jié)構(gòu)。C2、C3的引入與晶體管M2、M3的柵-源極間電容Cgs分別控制柵極擺幅的量以及晶體管M1、M2漏極處的阻抗，該結(jié)構(gòu)中晶體管M2和M3漏極處的阻抗可表示為：

該概念可應(yīng)用于雙極型堆疊式放大器中，如圖2所示。在這種情況下，晶體管Q1的集電極上呈現(xiàn)的阻抗計(jì)算如下：

其中S=jω。Cπ和gm分別為小信號(hào)基極-發(fā)射極電容和器件跨導(dǎo)。在工作頻率f0遠(yuǎn)遠(yuǎn)小于器件截止頻率fT時(shí)，Z2只剩下實(shí)數(shù)阻抗，并保持適當(dāng)?shù)耐噙\(yùn)行。因此，堆疊雙極型PA與堆疊FET工作的方式類似。

2 仿真結(jié)果與討論

本文設(shè)計(jì)PA采用堆疊雙極型放大器，如圖3所示。PA輸入阻抗在S11共軛處匹配，以獲得最大增益條件。使用負(fù)載牽引技術(shù)匹配PA輸出阻抗以獲得最大輸出功率Pout。輸入和輸出匹配網(wǎng)絡(luò)均使用兩個(gè)L型網(wǎng)絡(luò)實(shí)現(xiàn)。

基于商用的2 μm GaAs HBT工藝對(duì)圖3所示的PA電路進(jìn)行設(shè)計(jì)，仿真采用ADS 2016軟件。圖4所示即為仿真得到的小信號(hào)S21參數(shù)，由圖可見，小信號(hào)增益在4.3GHz處取得24.6dB的最大增益，并且PA的3dB帶寬頻段為3.3～5.4 GHz。圖5給出了PA在4.3 GHz下，大信號(hào)增益的仿真結(jié)果，取得了24 dB的大信號(hào)增益。功率附加效率PAE仿真結(jié)果如圖6所示，PAE最大值為43%。圖7給出了輸出功率的仿真結(jié)果，可見，輸出功率達(dá)到了23.4 dBm的飽和值。

3 結(jié)論

本文基于商用的2μm GaAs HBT工藝，設(shè)計(jì)了一款堆疊式PA。電路仿真采用ADS 2016軟件。仿真結(jié)果表明，該P(yáng)A取得了3.3～5.4 GHz的3 dB帶寬，在4.3 GHz頻率下，取得了24 dB的大信號(hào)增益，43%的最大PAE，23.4 dBm的飽和輸出功率。