劉春艷，李 媛

（渤海大學(xué)新能源學(xué)院,錦州121013）

1 引言

反相器是電子線路中的常用器件。隨著微電子技術(shù)和工藝的不斷發(fā)展和創(chuàng)新，電子產(chǎn)品的應(yīng)用越來(lái)越廣泛，但也面臨著更加復(fù)雜的電磁環(huán)境。反相器是幾乎所有數(shù)字集成電路設(shè)計(jì)的核心[1-3]，現(xiàn)今反相器應(yīng)用主要以CMOS反相器為主，但部分電路也會(huì)有其他反相器的應(yīng)用，例如分立元件電路中就常用電阻負(fù)載型NMOS反相器，對(duì)于反相器在這些方面的應(yīng)用，人們也做了大量研究[4-6]。但是對(duì)于電阻負(fù)載型NMOS反相器的參數(shù)對(duì)NMOS反相器的性能的影響，相關(guān)的研究還很少見(jiàn)，基于此，對(duì)影響反相器輸出低電平的各個(gè)因素進(jìn)行分析，針對(duì)電阻負(fù)載型NMOS反相器的襯底摻雜濃度、P+區(qū)摻雜濃度、柵氧化層的厚度、導(dǎo)電溝道的寬長(zhǎng)比等影響反相器輸出低電平的各個(gè)因素展開(kāi)研究。

2 NMOS反相器器件結(jié)構(gòu)選擇

利用Silvaco TCAD[7]建立一種電阻型負(fù)載反相器MOSFET結(jié)構(gòu)，如圖1。此NMOS器件采用常規(guī)平面型水平溝道MOS結(jié)構(gòu)，基本參數(shù)設(shè)定為：P型單晶硅片襯底，電阻率ρ為 4Ω·cm；為降低表面少子復(fù)合損耗，少子壽命設(shè)為10μs；硅襯底摻雜濃度為1×1016cm-3；襯底厚度為 70μm；NMOS器件寬度為80μm；柵極寬度、源極寬度、漏極寬度皆為1μm；用于調(diào)整NMOS閾值電壓的表面P+區(qū)摻雜濃度為1×1017cm-3；為了降低源、漏極接觸電阻，提供足夠多的多子電子，NMOS器件源、漏區(qū)摻雜濃度應(yīng)較高，設(shè)為1×1020cm-3；為了增大NMOS器件跨導(dǎo)和截止頻率，在滿足工藝加工水平要求的前提下，NMOS器件導(dǎo)電溝道長(zhǎng)度應(yīng)盡量取短，選擇為0.6μm；為了增大NMOS器件的電流能力，須增大NMOS器件的溝道寬長(zhǎng)比，故設(shè)溝道寬度較大，為15μm。此外，對(duì)于半導(dǎo)體器件，其載流子復(fù)合損耗和遷移率大小是影響器件載流子輸運(yùn)和電學(xué)性能的兩個(gè)重要參數(shù)，對(duì)于NMOS器件，其導(dǎo)電依靠的是遷移率較高的多子電子，為了降低多子電子在水平溝道中的復(fù)合概率，應(yīng)降低溝道表面態(tài)密度，適當(dāng)降低溝道區(qū)摻雜濃度，以降低多子電子在溝道輸運(yùn)過(guò)程中的復(fù)合損耗，改善NMOS器件的跨導(dǎo)和頻率響應(yīng)。

圖1NMOSFET器件結(jié)構(gòu)仿真圖

半導(dǎo)體器件內(nèi)部載流子復(fù)合概率受半導(dǎo)體摻雜區(qū)域摻雜濃度、外界環(huán)境溫度、結(jié)溫、界面態(tài)密度、界面電荷、材料內(nèi)部缺陷、復(fù)合中心密度等因素的影響，故此在仿真過(guò)程中，載流子復(fù)合損耗模型選擇與硅材料內(nèi)部摻雜濃度、晶格溫度、復(fù)合中心密度、陷阱密度相關(guān)的復(fù)合模型：SONSRH、SRH、AUGER。

半導(dǎo)體器件內(nèi)部載流子多子電子遷移率受到半導(dǎo)體器件內(nèi)部摻雜濃度、晶格振動(dòng)、載流子散射、水平電場(chǎng)、縱向電場(chǎng)等因素的影響，在仿真過(guò)程中，NMOS器件內(nèi)載流子遷移率模型選擇與晶格溫度、硅材料內(nèi)摻雜濃度、橫向及縱向電場(chǎng)相關(guān)的遷移率模型：CVT。

在仿真過(guò)程中，源漏區(qū)重?fù)诫s也會(huì)對(duì)NMOS器件的電學(xué)性能產(chǎn)生一定影響，因此也考慮了硅材料重?fù)叫?yīng)所引起的禁帶變窄和能帶簡(jiǎn)并效應(yīng)。

3 器件仿真及結(jié)果分析

電阻型負(fù)載反相器電路結(jié)構(gòu)如圖2。線性電阻為負(fù)載的NMOS反相器，輸入信號(hào)Vi從柵極輸入，即 Vi＝VG；輸出電壓 VO從漏極取出，即 VO＝VG。

圖2 電阻負(fù)載型NMOS反相器電路圖

將輸入管Ti等效為可變電阻RMOS，由此，VO可由RL和RMOS的分壓比表示[8]，即：

當(dāng) Vi＝VDD且 VDD＞?＞Vi，有：Ti導(dǎo)通，RMOS＜?＜RL，VO=0V;當(dāng) Vi=0V，則有 Ti截止，RMOS>?>RL，VO=VDD。由此可知輸入和輸出呈反相關(guān)系。

電壓傳輸特性用輸出電平VO與輸入電平Vi之間的關(guān)系來(lái)表示，反映了輸出電平隨輸入電平的變化規(guī)律。從NMOS反相器的電壓傳輸特性曲線可以評(píng)價(jià)該器件的電學(xué)性能優(yōu)劣。從電壓傳輸特性曲線上可直接讀出輸出高低電平、邏輯閾值轉(zhuǎn)換電平、輸出開(kāi)門/關(guān)門電平等。通過(guò)對(duì)比不同反相器電壓傳輸特性，也可對(duì)由反相器制造工藝缺陷（如不同工藝導(dǎo)致的NMOS反相器閾值電壓變化、不同襯底質(zhì)量或不同的摻雜濃度導(dǎo)致的反相器導(dǎo)電因子變化等）和由反相器結(jié)構(gòu)設(shè)計(jì)缺陷（如NMOS反相器溝道寬長(zhǎng)比、柵極面積等的設(shè)計(jì)缺陷）所導(dǎo)致的NMOS反相器電性能異常進(jìn)行排查、分析和改善。電阻負(fù)載NMOS反相器的靜態(tài)特性可直接由節(jié)點(diǎn)電流方程和伏安特性推導(dǎo)得出；在NMOS器件（作為輸入管）的特性及電源電壓均為已知的情況下，NMOS電阻負(fù)載反相器兩端負(fù)載電壓與負(fù)載電阻、流經(jīng)的負(fù)載電流之間有如下關(guān)系[8]：

負(fù)載線方程[8]則為：

由式(2)、(3)可見(jiàn)，對(duì)于NMOS電阻負(fù)載反相器的電壓傳輸特性，反相器輸出電壓VO與負(fù)載電阻大小（負(fù)載電阻通常為集成的薄膜多晶硅電阻或集成的由擴(kuò)散制備得到的區(qū)域電阻）有關(guān)，負(fù)載電阻越大，NMOS反相器輸出低電平越低，反相器邏輯擺幅越大。NMOS反相器過(guò)渡區(qū)也受到負(fù)載電阻的影響，負(fù)載電阻越大，反相器過(guò)渡區(qū)越窄，反相器直流通態(tài)損耗越低，反相器電性能越好。

電阻型負(fù)載NMOS反相器的輸出低電平可表示為[8]：

為襯底摻雜濃度對(duì)反相器輸出低電平特性的影響如圖3所示。由圖中曲線可見(jiàn)，對(duì)于具有不同襯底摻雜濃度的電阻型負(fù)載NMOS反相器，輸出低電平差異明顯。增加襯底的摻雜濃度，反相器輸出低電平隨之增大。產(chǎn)生該現(xiàn)象的原因可由公式(4)解釋，當(dāng)電阻型負(fù)載反相器的襯底摻雜濃度增加，μ隨襯底摻雜濃度增加而減小，電阻RL的阻值不變，電阻型負(fù)載反相器的輸出高電平不變，導(dǎo)電溝道寬長(zhǎng)比不變，輸出低電平增大。當(dāng)襯底摻雜濃度調(diào)整為3×1017cm-3，P+區(qū)摻雜濃度保持 1×1017cm-3不變時(shí)，所得的閾值電壓最符合電阻負(fù)載型NMOS反相器的電平轉(zhuǎn)換需求。

圖3 不同摻雜濃度下輸出電平曲線

不同柵氧化層厚度對(duì)反相器輸出低電平特性的影響如圖4所示。由圖中曲線可見(jiàn)，對(duì)于具有不同柵氧化層的厚度的電阻型負(fù)載反相器，輸出低電平差異明顯。增大柵氧化層的厚度，反相器的輸出低電平隨之增大。產(chǎn)生該現(xiàn)象的原因同樣可由公式(4)來(lái)解釋：當(dāng)電阻型負(fù)載反相器的柵氧化層厚度增加，ττxx增大，電阻RL的阻值不變，電阻型負(fù)載反相器的輸出高電平不變，導(dǎo)電溝道寬長(zhǎng)比不變，輸出低電平增大。當(dāng)柵氧化層的厚度為43nm時(shí)，閾值電壓得到理想的取值，所得的VO2隨VO1變化輸出曲線效果最佳，即達(dá)到了優(yōu)化電阻型NMOS反相器輸出低電平的目的。

圖4 不同柵氧化層厚度下輸出電平曲線

不同導(dǎo)電溝道寬度對(duì)反相器輸出低電平的影響如圖5所示。由圖中曲線可見(jiàn)，對(duì)于具有不同晶體管導(dǎo)電溝道的寬長(zhǎng)比的電阻型負(fù)載反相器，輸出低電平也明顯不同。當(dāng)導(dǎo)電溝道寬度為1.5μm時(shí)，VO1繼續(xù)增大，直到5V時(shí)，輸出電平VO2始終沒(méi)有趨近于0V，產(chǎn)生該現(xiàn)象的原因仍可由公式(4)解釋：當(dāng)電阻型負(fù)載反相器的晶體管導(dǎo)電溝道的寬長(zhǎng)比增大，電阻RL的阻值不變，電阻型負(fù)載反相器的輸出高電平不變，輸出低電平減小。由于減小導(dǎo)電溝道的寬度，即降低導(dǎo)電溝道的寬長(zhǎng)比，會(huì)使導(dǎo)通電流變小，相當(dāng)于增大了NMOS晶體管的導(dǎo)通電阻和所分得的電壓，所以改變導(dǎo)電溝道寬長(zhǎng)比的方法不利于實(shí)現(xiàn)對(duì)電阻負(fù)載型NMOS反相器的輸出低電平的優(yōu)化。

圖5 不同導(dǎo)電溝道寬度下輸出電平曲線

最后，圖6為不同電阻值RL對(duì)反相器輸出低電平特性的影響。由圖6可見(jiàn)，對(duì)于具有不同電阻RL的阻值的電阻型負(fù)載反相器，輸出低電平不同。當(dāng)電阻RL的值減小時(shí)，不利于電阻負(fù)載型NMOS反相器輸出低電平的優(yōu)化，產(chǎn)生該現(xiàn)象的原因可由公式(4)解釋：當(dāng)電阻型負(fù)載反相器的電阻RL的阻值增大，電阻型負(fù)載反相器的輸出高電平、μ、導(dǎo)電溝道寬長(zhǎng)比皆不變，而輸出低電平減小。電阻RL阻值越大對(duì)輸出低電平的優(yōu)化越有利。

圖6 不同電阻值RL下輸出電平曲線

4 結(jié)束語(yǔ)

利用Silvaco TCAD對(duì)電阻負(fù)載型CMOS反相器進(jìn)行仿真研究，依據(jù)仿真得到的不同P+區(qū)摻雜濃度、不同柵氧化層厚度、不同導(dǎo)電溝道寬度及不同電阻值RL下的輸出特性曲線，全面系統(tǒng)分析了性能參數(shù)對(duì)電阻負(fù)載型CMOS反相器的影響。結(jié)果表明：增加襯底和P+區(qū)摻雜濃度可以改變閥值電壓,從而實(shí)現(xiàn)對(duì)電路的輸出電平的優(yōu)化；增大柵氧化層的厚度也是優(yōu)化電阻型NMOS反相器輸出電平的可行方法。