牛文舉, 黃榮玉, 韓建強(qiáng)

(中國計(jì)量大學(xué) 機(jī)電工程學(xué)院,浙江 杭州 310018)

0 引 言

微型傳感器作為新一代傳感器[1],具有體積小、重量輕、成本低、功耗低和可靠性高等優(yōu)點(diǎn),廣泛應(yīng)用于汽車電子、醫(yī)療設(shè)備、無線通信、環(huán)境監(jiān)測以及消費(fèi)電子產(chǎn)品中[2]。

為了提高采集微傳感器輸出信號的精度和實(shí)時性,需要采集系統(tǒng)具有高精度和高采樣率的模/數(shù)(analog-to-digital,A/D)轉(zhuǎn)換器以及實(shí)時顯示和處理等功能[3],因此研究提高采集精度和采集實(shí)時性的方法具有十分重要的意義。目前數(shù)據(jù)采集系統(tǒng)的核心控制器主要采用單片機(jī)和數(shù)字信號處理器(digital signal processor,DSP)[4]。單片機(jī)因指令周期的影響以及在采集中需要頻繁中斷系統(tǒng)的運(yùn)行,減弱了系統(tǒng)的運(yùn)算能力從而限制數(shù)據(jù)采集的速度和實(shí)時性。DSP雖然能夠?qū)崿F(xiàn)高速數(shù)據(jù)采集,但卻大大增加了采集系統(tǒng)的成本[5]?，F(xiàn)場可編程門陣列(field programmable gate array,FPGA)擁有高集成度、時序精準(zhǔn)和極強(qiáng)并行處理能力等優(yōu)勢[6]。

本文提出一種基于FPGA的數(shù)據(jù)采集和實(shí)時顯示系統(tǒng),將 FPGA 作為系統(tǒng)的核心控制器,利用24位高精度模/數(shù)轉(zhuǎn)換芯片ADS1256和RS—232串行接口總線,完成了對微傳感器輸出的模擬電壓信號進(jìn)行采集,提高了采集系統(tǒng)的精度和速度。采集系統(tǒng)通過A/D轉(zhuǎn)換芯片對模擬信號進(jìn)行高精度采集,FPGA將采集的數(shù)據(jù)通過RS—232串行總線傳輸?shù)缴衔粰C(jī)(upper PC),再經(jīng)過濾波后實(shí)時地顯示出采集的模擬信號。該系統(tǒng)具有采集精度高、速度快、受環(huán)境影響小、工作穩(wěn)定和實(shí)時性高等優(yōu)點(diǎn)。

1 系統(tǒng)組成

系統(tǒng)主要由ADS1256模數(shù)轉(zhuǎn)換模塊、FPGA控制模塊和上位機(jī)組成,如圖1所示。

圖1 采集系統(tǒng)框圖示意

利用FPGA通過模擬SPI總線協(xié)議對ADS1256芯片進(jìn)行讀寫控制以及數(shù)據(jù)緩存,FPGA將緩存的數(shù)據(jù)進(jìn)行處理后再經(jīng)RS—232串行通信接口送入上位機(jī)。為了直觀地顯示采集電壓信號的變化情況,采用Visual C++開發(fā)平臺對操作界面軟件進(jìn)行編寫,實(shí)現(xiàn)了采集數(shù)據(jù)的圖形化顯示,完成了操作界面的設(shè)計(jì)。

1.1 ADS1256模數(shù)轉(zhuǎn)換模塊

圖2 ADS1256讀寫操作流程

ADS1256芯片轉(zhuǎn)換的24 bit電壓數(shù)據(jù)以二進(jìn)制的補(bǔ)碼格式輸出。輸出數(shù)據(jù)的正值的最小值為2VREF/(PGA(223-1)),即采集系統(tǒng)的分辨率。其中,PGA為輸出數(shù)據(jù)的增益值,VREF為ADS1256的基準(zhǔn)電壓。

為了測量小信號(微弱電壓)時能得到較高的分辨率,可以對ADS1256芯片的增益放大器PGA值進(jìn)行編程設(shè)置。PGA值共有7種選擇,分別為1,2,4,8,16,32和64。具體選擇時取決于待測電壓的幅值。通常將2VREF/PGA設(shè)置為略大于且接近待測電壓的幅值。如當(dāng)基準(zhǔn)電壓VREF為2.5 V且待測電壓的幅值不超過且很接近±500 mV時,則PGA的值應(yīng)選為8,此時ADS1256芯片最大量程為±625 mV,便可獲得最高的測量分辨率。

1.2 FPGA控制模塊

電壓采集系統(tǒng)的FPGA控制模塊采用的是黑金開發(fā)板平臺,型號為：AX301。通過對FPGA編程,建立不同的程序模塊對ADS1256進(jìn)行控制以及與上位機(jī)的通信。包括FPGA控制ADS1256芯片的主要程序模塊,和FPGA與上位機(jī)通信的主要程序模塊。

本文采集系統(tǒng)的FPGA控制模塊輸入輸出接口如圖3所示,FPGA通過I/O口讀取ADS1256輸出的模擬轉(zhuǎn)換數(shù)據(jù)。FPGA通過與RS—232接口相連,將從ADS1256讀取的24bit電壓數(shù)據(jù)傳輸?shù)缴衔粰C(jī),并實(shí)時顯示出采集的電壓數(shù)據(jù)波形。

圖3 FPGA輸入輸出接口

1.3 上位機(jī)

采用Microsoft公司的Visual C++對電壓采集系統(tǒng)的上位機(jī)進(jìn)行開發(fā)。該采集系統(tǒng)上位機(jī)串行通信默認(rèn)設(shè)置為：波特率256 kbps,無校驗(yàn)、8位數(shù)據(jù)位、1位停止位。系統(tǒng)采用自定義通信協(xié)議,FPGA向PC發(fā)送的數(shù)據(jù)格式如下：

幀頭數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3幀尾D1&0xF0+D2&0x0FD1D2D3D2&0xF0+D3&0x0F

其中,數(shù)據(jù)1、數(shù)據(jù)2、數(shù)據(jù)3是ADS1256采集的24 bit電壓數(shù)據(jù)。為了上位機(jī)能夠準(zhǔn)確、快速地從接收到的數(shù)據(jù)中提取出電壓數(shù)據(jù),在電壓數(shù)據(jù)前后分別加入了數(shù)據(jù)幀頭和數(shù)據(jù)幀尾。數(shù)據(jù)幀頭是由數(shù)據(jù)1的高4位和數(shù)據(jù)2的低 4位求和得出。數(shù)據(jù)幀尾是由數(shù)據(jù)2的高4位和數(shù)據(jù)3的低 4位求和得出。這樣不僅可以簡單地校驗(yàn)接收數(shù)據(jù)的準(zhǔn)確性,又可以方便地提取出采集的電壓數(shù)據(jù)進(jìn)行處理和顯示。電壓采集系統(tǒng)顯示界面如圖4所示,界面簡潔、操作簡單。

圖4 采集系統(tǒng)的顯示界面

該軟件不僅能直觀地實(shí)時顯示電壓波形變化,也能將當(dāng)前顯示的電壓波形曲線截圖保存,還能將顯示的電壓值進(jìn)行緩存以便瀏覽或保存為.TXT文檔進(jìn)行后期查看等操作。通過將程序進(jìn)行打包,便可以在Windows XP/7/10中文操作系統(tǒng)下安裝、運(yùn)行操作。

2 測試實(shí)驗(yàn)與結(jié)果

2.1 系統(tǒng)采樣誤差

為了檢驗(yàn)采集系統(tǒng)的可靠性和采集的精度,以MATRIX MPS—300L—3電壓源作為直流電壓信號源。用Agilent 34401A六位半數(shù)字萬用表和上述采集系統(tǒng)同時對0～5 V之間的電壓進(jìn)行測量,采集系統(tǒng)采樣的絕對誤差和相對誤差如表1所示。

表1 萬用表測量值與采集系統(tǒng)采樣平均值比較

從表1中可知：采集系統(tǒng)采集的絕對誤差小于70 μV,系統(tǒng)采集的相對誤差小于0.03 %。

2.2 采集標(biāo)準(zhǔn)正弦波信號

為了測試采集系統(tǒng)對直流電壓信號的采集速度,通過采集不同頻率的標(biāo)準(zhǔn)正弦波信號進(jìn)行測試。以Agilent 33521A函數(shù)發(fā)生器作為信號源。信號發(fā)生器模擬輸出正弦波的幅值設(shè)置為4 V、偏置為2 V,然后逐漸增大輸出頻率。經(jīng)測試,最終得出采集系統(tǒng)最大采樣速率為1 500 Hz。上位機(jī)測量到的信號發(fā)生器輸出的300 Hz正弦波波形曲線如圖5所示。

圖5 正弦波采集

由圖5中可看出：采集系統(tǒng)能夠準(zhǔn)確、穩(wěn)定地顯示出采集的正弦波信號,達(dá)到了采集系統(tǒng)的實(shí)時性和同步性的采樣要求。

2.3 硅微壓阻式加速度計(jì)靈敏度測試

根據(jù)以上的兩步測試結(jié)果分析表明：采集系統(tǒng)在采樣精度和速度上達(dá)到了設(shè)計(jì)要求,因此，可以對傳感器的輸出信號進(jìn)行測試。將實(shí)驗(yàn)室設(shè)計(jì)制作的硅微壓阻式加速度計(jì)安裝在標(biāo)準(zhǔn)振動平臺上,使標(biāo)準(zhǔn)振動臺以10gn加速度、20 Hz頻率振動?；菟雇姌虻臉驂涸O(shè)置為5V,電橋的輸出經(jīng)低噪聲差分放大器(10倍放大)放大后接入本采集系統(tǒng)的輸入端。采集的壓阻式加速度計(jì)輸出電壓的波形如圖6所示。根據(jù)采集的數(shù)據(jù)分析可知加速度計(jì)的輸出電壓在31.2～34.8 mV之間變化,計(jì)算得加速度計(jì)的靈敏度約3.6 μV(gnV)-1。

圖6 采集系統(tǒng)采集的壓阻式加速度計(jì)輸出電壓的變化

3 結(jié) 論

本文設(shè)計(jì)的采集系統(tǒng)充分利用了FPGA和ADS1256的特點(diǎn),簡化了對電壓采集的硬件設(shè)計(jì)。通過自定義與上位機(jī)的通信協(xié)議,FPGA將采集的數(shù)據(jù)發(fā)送到上位機(jī)中并實(shí)時顯示采集數(shù)據(jù)變化。采集系統(tǒng)通過對直流電壓信號和信號發(fā)生器產(chǎn)生的正弦波進(jìn)行采集和比較,表明該系統(tǒng)能夠滿足使用需要,且完成了實(shí)驗(yàn)室研制的壓阻式加速度計(jì)的性能測試。本系統(tǒng)不僅應(yīng)用于微傳感器數(shù)據(jù)采集,還可以應(yīng)用在相關(guān)領(lǐng)域的數(shù)據(jù)采集之中,具有一定的應(yīng)用價值。