張 博, 王三路, 孫景業(yè), 吳昊謙
(西安郵電大學 電子工程學院, 陜西 西安 710121)
壓控振蕩器(voltage-controlled oscillator,VCO)為無線通信系統(tǒng)提供載波信號,是無線通信系統(tǒng)的重要組成部分之一[1]。隨著全球5G通信頻段的推出,為了滿足5G通信頻段3.3~4.2 GHz以及4.4~5.0 GHz的寬頻帶需求,5.0 GHz壓控振蕩器的研究受到越來越多的關注[2-3],設計并實現(xiàn)寬帶壓控振蕩器成為研究熱點[4-6]。
常用的壓控振蕩器或者采用3位開關電容陣列實現(xiàn)5.57~6.17 GHz的頻帶范圍[7];或者采用4位開關電容陣列,實現(xiàn)3.12~4.21 GHz的頻帶范圍[8]。其都采用較少比特位的開關電容陣列避免惡化相位噪聲性能,但較少比特位的開關電容陣列也限制了更寬的頻帶范圍[9-11]。
本文擬設計并實現(xiàn)一款面向5G通信系統(tǒng)的寬帶壓控振蕩器芯片。擬采用6位開關電容陣列實現(xiàn)覆蓋3.3~4.2 GHz以及4.4~5.0 GHz的全球5G通信頻段。針對6位開關電容陣列結構帶來的相位噪聲性能的影響,設計中通過選取高品質因子值電感、應用二次諧波諧振濾波技術以及改進開關電容陣列結構,實現(xiàn)對相位噪聲性能的優(yōu)化。
寬帶壓控振蕩器整體電路主要由VCO核心電路、6位開關電容陣列和輸出緩沖器三部分組成。其結構如圖1所示。VCO核心電路主要通過調諧電壓產生單子帶調諧頻率曲線[12-14]。6位開關電容陣列用于產生64條頻率調諧曲線,拓寬調諧頻率范圍。輸出緩沖器用于抑制下一級電路所帶來的頻率偏移以及對壓控振蕩器核心電路相位噪聲的影響。
圖1 壓控振蕩器整體電路結構框圖
壓控振蕩器核心電路結構如圖2所示。
圖2 壓控振蕩器核心電路結構
其中VDD、GND分別表示電源和地,Vb1、Vb2為偏置電壓,Vtune為調諧電壓,QP、QN為VCO核心電路差分輸出。為了降低相位噪聲的影響,實現(xiàn)波形上升和下降時間對稱性,VCO核心電路采用互補型金屬-氧化物-半導體(complementary-metal-oxide-semiconductor,CMOS)交叉耦合結構。CMOS管M1、M2、M3、M4作為負阻,補償諧振回路的阻抗損耗。VCO核心電路通過尾電流管M5、M6提供核心電路偏置電流。電阻R5以及MOS管電容M7作為低通濾波,抑制電流源上的交流抖動。電感L2、L3被用來在振蕩頻率二倍頻處提供高阻,抑制互補管對諧振回路品質因素的降低,其采用二次諧波諧振濾波技術,以抑制相位噪聲[8]。變容二極管Cv1、Cv2、Cv3、Cv4采用并聯(lián)結構以提高調諧曲線的線性度。
電阻串聯(lián)轉并聯(lián)諧振回路結構如圖3所示。
圖3 電阻串聯(lián)轉并聯(lián)諧振回路結構
圖3中的L為電感,RL為電感寄生串聯(lián)電阻,C為電容,RC為電容寄生串聯(lián)電阻,Cvar為變容二極管電容,Rvar為變容二極管電容寄生串聯(lián)電阻。VCO核心電路中電感的選取對整體諧振回路品質因子的值有很大影響。
由圖3電阻串聯(lián)轉并聯(lián)諧振回路結構,容易推導得到并聯(lián)阻抗RP以及整體諧振回路品質因子Qtot,其推導過程分別為
(1)
(2)
其中,QL、QC、Qvar分別為電阻串聯(lián)的電感支路、電容支路和變容二極管支路的品質因子。式(1)中并聯(lián)阻抗RP值決定著VCO的起振條件。式(2)右邊第一部分為主要噪聲貢獻,其決定著整體諧振回路Qtot的值,QL與L/RL成正比。通過選取L/RL的最大值,得到最優(yōu)Qtot值。
設計的6位開關電容陣列電路結構如圖4所示。
圖4 設計的開關電容陣列電路結構
圖4中的D0—D5為6位數(shù)字控制位。與傳統(tǒng)結構不同,設計的六位開關電容陣列電路結構在電路中增加了上拉電阻R7、R8并增加了反相器電路。
即使MOS管M9斷開,VCO輸出的差分大信號仍然會耦合到M9的漏極(drain)和源極(source)。若信號幅度足夠大,M9的漏襯底、源襯底節(jié)點可能會發(fā)生正向偏置,這將會對VCO添加額外的噪聲。為了抑制這種情況,當M9關斷時,R7、R8被用來把M9的漏極節(jié)點和源極節(jié)點拉至VDD,糾正M9的漏、源節(jié)點的正向偏置,提高諧振回路的品質因子值。
若MOS管M9導通,利用M7和M8把M9的漏、源高阻節(jié)點拉至地電位,保證M9在深線性區(qū)工作。為提高諧振回路的品質因子值,實現(xiàn)小的導通阻抗,宜選取較大尺寸的M9,當電源高電平直接作用在M9的柵端,其電源噪聲會直接通過M9管耦合到諧振腔中,降低了諧振回路的品質因子值。為此,設計小尺寸的反相器電路,隔離電源噪聲,使其不能直接耦合到諧振腔中,提高了諧振回路的品質因子值。
輸出緩沖器設計,采用兩路差分Buffer電路,用以抑制下一級電路所帶來的頻率偏移以及對核心電路相位噪聲的影響。其結構如圖5所示。
輸出緩沖器由兩部分組成。一部分是由隔直電容C9、反饋電阻R11、MOS管M10和M11組成的驅動放大器;另一部分是由MOS管M12、M13組成的反相器。驅動放大器通過反饋電阻R11實現(xiàn)輸出信號軌到軌的傳輸,通過反相器驅動下級電路。
圖5 輸出Buffer電路結構
6位開關電容陣列的寬帶壓控振蕩器會致使電容版圖布局面積的成倍增加、寄生電容急劇增大,流片后出現(xiàn)子帶不交迭現(xiàn)象。為此,設計帶有校準位的開關電容陣列以避免子帶出現(xiàn)不交疊現(xiàn)象,其結構如圖6所示。
圖6 帶有校準位的開關電容陣列結構
如圖6所示,開關1—開關6為六位電容陣列開關,C0為最小比特位電容。為實現(xiàn)寬調諧范圍,6位開關電容按照二進制形式排列。校準1—校準3為3位校準位,可以在2個不交迭子帶之間插入多個子帶,避免子帶不交迭導致的寬帶壓控振蕩器頻率的不連續(xù)現(xiàn)象。
加入校準位的頻率調諧曲線,如圖7所示。虛線為加入校準3—校準1比特位為010后的頻率子帶,實線為由于版圖寄生電容假設出現(xiàn)的2個剛好不交疊的頻率子帶。
圖7中每1個子帶的頻率可以表示為
(3)
其中,Cvar為變容二極管電容,n為加入校準位后開關電容陣列中C0的個數(shù)。通過式(3)可以看出,n變化越大時,頻率子帶之間的間隔越大,當開關6—開關1的比特位從011111變化到100000時,由于版圖寄生電容,可能導致開關電容陣列中加入的電容個數(shù)n從31C0直接變化到33C0,從而出現(xiàn)頻率子帶不交迭現(xiàn)象。通過設置校準3—校準1比特位為010,單獨加入1個C0,校準后開關電容陣列加入32C0,從而避免了寬帶壓控振蕩器中子帶不交迭現(xiàn)象。
圖7 加入校準位的頻率調諧曲線
所設計的壓控振蕩器采用臺灣積體電路制造股份有限公司(Taiwan semiconductor manufacturing company,TSMC)0.18 um工藝,通過流片測試驗證電路仿真設計。流片后的測試芯片如圖8所示。
圖8 測試芯片圖
利用R&S FSWP頻譜儀測試,得到VCO輸出頻率調諧曲線的測試結果如圖9所示。
當控制位D0—D5從000000變化到111111時,頻率調諧范圍為47%,輸出頻率為3.26 GHz~5.27 GHz。在測試的64個子帶中,中間2個子帶交疊覆蓋率僅為10%,這可能是由于第6比特的電容成倍增加,版圖寄生電容隨之增大,降低了流片后子帶覆蓋率。本文設計的3比特校準位,可以在校準1—校準3兩個子帶之間插入1個子帶,子帶覆蓋率在50%左右,避免了溫度漂移所帶來的子帶不交疊現(xiàn)象。
圖9 VCO輸出頻率調諧曲線測試結果
利用R&S FSWP頻譜儀測量得到的中心頻率處的相位噪聲。中心頻率為4 GHz時的相位噪聲測試結果如圖10所示。
圖10 中心頻率4G時的相位噪聲測試結果
從測試結果可以看出,VCO在頻偏分別為10 kHz、100 kHz、1 MHz時相位噪聲測試結果與仿真結果相差3 dB左右,可能是因為TSMC工藝中電感的實際品質因子值有所降低,導致流片后測試的相位噪聲性能下降。
在溫度27 ℃、1.8 V電源電壓條件下,本文方法與文獻[3]、文獻[4]、文獻[7]的VCO主要性能比較,如表1所示。
表1 本文方法與其他方法VCO性能比較
從表1中可以看出,在偏離中心頻率1 MHz處,本文設計壓控振蕩器的相位噪聲為-121.3 dBc/Hz。與文獻[3]、文獻[4]、文獻[7]VCO相比,本文設計的壓控振蕩器在保證相位噪聲性能的前提下,實現(xiàn)了3.26 GHz~5.27 GHz的寬頻率調諧范圍。
設計并實現(xiàn)一款面向5G通信系統(tǒng)的寬帶壓控振蕩器芯片。該芯片應用TSMC 0.18 μm工藝,采用6位開關電容陣列實現(xiàn)覆蓋3.3~4.2 GHz以及4.4~5.0 GHz的全球5G通信頻段,應用3比特校準位避免了寬帶壓控振蕩器中子帶不交迭現(xiàn)象。針對6位開關電容陣列結構帶來的相位噪聲性能的影響,設計中通過選取高品質因子值電感、應用二次諧波諧振濾波技術以及改進開關電容陣列結構,實現(xiàn)對相位噪聲性能的優(yōu)化。測試結果表明,在頻率調諧范圍上,與文獻[3]、文獻[4]、文獻[7]VCO相比,本文設計的壓控振蕩器在保證相位噪聲性能的前提下,實現(xiàn)了更寬的頻率調諧范圍。