王智偉 劉頤芳

摘 要：本文介紹了一款DDS芯片AD9854，介紹了芯片的主要特性，并用實例著重介紹了基于這款芯片的L頻段頻率綜合器的一種實現(xiàn)方法，對頻綜總體設(shè)計，DDS模塊設(shè)計以及頻綜輸出相噪做了論述。

關(guān)鍵詞：DDS；AD9854；頻綜；相噪

中圖分類號：TP391 文獻標(biāo)識碼：A

頻率綜合器目前廣泛用于通信、測控和導(dǎo)航等領(lǐng)域，是信道設(shè)備的核心組成部分，它的指標(biāo)參數(shù)會直接影響到整個整機系統(tǒng)的性能。頻率合成器有三種常用實現(xiàn)方式：直接頻率合成、鎖相環(huán)頻率合成和直接數(shù)字頻率合成（DDS）。其中DDS與其他頻率合成方法相比具有成本低、低功耗、相位連續(xù)、分辨率高、頻率轉(zhuǎn)換速率快等優(yōu)勢，目前已被廣泛應(yīng)用于頻率合成器的設(shè)計中。在實際的應(yīng)用中，經(jīng)常會根據(jù)不同的需求，采用多種方式融合的方法實現(xiàn)最終的頻率合成輸出。本文將介紹一種基于DDS芯片AD9854的頻率綜合器的實現(xiàn)方法。

1 AD9854芯片簡介

ADI公司的AD9854芯片是一款高集成度芯片，采用了先進的DDS技術(shù)，片內(nèi)整合了兩路高速、高性能正交D/A轉(zhuǎn)換器，通過數(shù)字化編程可以輸出I、Q兩路合成信號。在高穩(wěn)定度的時鐘驅(qū)動下，芯片將產(chǎn)生一高穩(wěn)定的頻率、相位、幅度可編程的正弦和余弦信號，作為本振用于通信，測控等方面。AD9854內(nèi)部主要集成了300MHz的DDS核（內(nèi)含48位相位累加器）、高速高性能雙路正交DAC、反sinc濾波器、雙路48位頻率寄存器、雙路14位相位寄存器、可編程4～20倍基準(zhǔn)時鐘乘法器、調(diào)幅模塊、3ps均方根抖動超高速比較器和接口邏輯電路等。AD9854的300M時鐘可由外部較低基準(zhǔn)時鐘通過4×、20×可編程控制電路實現(xiàn)。直接的300M時鐘也可通過單端或差分輸入。AD9854采用先進的0.35微米COMS工藝在3.3V單電源供電的情況下提供強大的功能。

2 L頻段頻率綜合器設(shè)計

2.1 整體模塊設(shè)計

外部時鐘為10MHz，以產(chǎn)生1410MHz～ 1480MHz，步進100Hz信號的L頻段頻綜為例，介紹一種使用AD9854芯片的實現(xiàn)方法。頻綜原理框圖如圖1所示，主要包括監(jiān)控、DDS、晶振模塊和微波模塊4個模塊。

晶振模塊輸出一固定頻率，用于實現(xiàn)頻率的大范圍步進；DDS負責(zé)產(chǎn)生一個小步進的信號，作為微波模塊的鑒相頻率；微波模塊完成大步進信號和小步進信號的合成和倍頻。該頻綜最終輸出頻率為：

FOUT=N×（FJ+FDDS）

其中：

FOUT為微波模塊的輸出頻率；

N為微波模塊的分頻比，其值為16；

FJ為晶振模塊電路的輸出頻率；

FDDS為DDS模塊電路的輸出頻率。

根據(jù)DDS的輸出和晶振模塊的輸出頻率計算：

FOUT（min）=N×（FJ+FDDS）=16×（80+8.125）=1410

FOUT（max）=N×（FJ+FDDS）=16×（80+12.5）=1480

由上述計算可知，通過控制DDS頻率，即可實現(xiàn)最終1410～1480MHz的輸出，設(shè)置DDS步進為6.25Hz，最終微波模塊頻率輸出步進為6.25×16=100Hz，滿足步進要求。

2.2 DDS模塊設(shè)計

對于DDS模塊，為了減小DDS的輸出雜散，應(yīng)盡量提高DDS的時鐘頻率，同時考慮到DDS器件的功耗，DDS的時鐘頻率定為260MHz，由于外部源為10MHz，這里采用鎖相倍頻（選用一款電源相噪均合適的VCO進行鎖相倍頻），沒用采用DDS內(nèi)部倍頻器。為了進一步濾除DDS輸出的雜波，采用分立器件搭建濾波器，為了獲得較好的帶外抑制，采用如圖2所示兩次濾波的電路，濾波器采用6階低通濾波器，其中放大器為通用型放大器，這里不再詳述。

DDS模塊的監(jiān)控接收控制命令，完成模塊內(nèi)鎖相環(huán)路控制，DDS芯片輸出頻率控制，并且檢測鎖相環(huán)鎖定指示，將鎖定指示送出去。單片機采用C8051F236，單片機各控制管腳定義見表1。

2.3 頻綜相位噪聲

相噪是頻綜的核心指標(biāo)，頻綜設(shè)計要求輸出相噪優(yōu)于：-100dBc/Hz@1kHz，-105dBc/Hz@10kHz。最終輸出信號近端的噪聲主要由混頻環(huán)的兩路輸入信號決定。經(jīng)過對頻綜各模塊相位噪聲仿真計算與分析，本文的方法可以滿足設(shè)計要求。L頻段頻綜最終輸出相位噪聲（最高頻率1480MHz點）實測結(jié)果如圖3所示。

結(jié)語

本文介紹了一款A(yù)DI公司的DDS芯片AD9854。并基于這款芯片用實例介紹了L頻段頻綜的一種實現(xiàn)方法，并對頻綜整體設(shè)計，DDS模塊設(shè)計給出了較詳細介紹，最后對頻綜相位噪聲進行了計算仿真。經(jīng)過對頻綜樣件實際測試，該方案合理可行，頻率控制方便直觀，指標(biāo)性能良好。

參考文獻

[1]白居憲.低噪聲頻率合成. Analog Devices AD9854 Rev. E datasheet[Z].

[2]李津生，丁敏.高性能DDS芯片AD9854結(jié)構(gòu)功能簡介[J].電子世界，2012（07）.