李明達

(中國電子科技集團公司第四十六研究所 天津300220)

0 引 言

VDMOS功率器件憑借其輸入阻抗高、開關速度快、開關功耗低等優(yōu)異的電學特性，具有高效率、高性能和高可靠性，在電源管理等領域有十分重要的應用，其性能優(yōu)劣直接影響系統(tǒng)的功率輸出強度[1-3]。

光刻決定了半導體線路的精度，以及芯片功耗與性能，為適應高耐壓、低功耗的 VDMOS器件發(fā)展要求所研發(fā)的 200mm尺寸的硅外延片是制作新一代VDMOS功率器件的關鍵性基礎材料，該材料的技術指標對器件工藝流片和性能有著極為重要的影響，其平整度、翹曲度等幾何參數(shù)直接影響 VDMOS器件的光刻精度，決定了器件性能。外延材料的厚度均勻性和電阻率均勻性對器件的耐壓值、導通電阻的穩(wěn)定性有深刻影響，此外缺陷含量也直接影響器件的漏電流等開關特性。制備 200mm 尺寸的硅外延片，因反應面積相比上一代150mm尺寸產(chǎn)品擴大1.8倍，實現(xiàn)高均勻性零缺陷的技術難度顯然更高[4-5]。襯底和外延層之間的摻雜濃度通常相差 3～4個數(shù)量級，對流場、熱場和摻雜濃度場的控制難度也更高。國內(nèi)制備的 200mm硅外延片受困于中心區(qū)域與邊緣區(qū)域在局域流速、自摻雜和結晶質量的控制能力差距，造成邊緣厚度和電阻率參數(shù)偏離中心區(qū)域 5%～10%，并伴隨有霧、層錯、位錯、滑移線等缺陷，無法滿足材料技術指標要求，引發(fā)器件的管道溝道漏電擊穿，造成嚴重的良率損失，大尺寸外延片始終處于樣片驗證階段，已經(jīng)無法適應新一代 VDMOS器件要求。因此200mm尺寸高質量硅外延生長關鍵技術亟待攻破[6-7]。

本文針對 200mm硅外延片各項技術指標以及面臨的技術問題，通過開展相關工藝參數(shù)的設計與組合開展研究，重點解決工藝溫度、生長速率對外延層均勻性的影響程度問題，實現(xiàn) 200mm高質量的硅外延片成套工藝，技術指標滿足設計要求。

1 實 驗

本文選用的硅外延反應設備為三路水平氣流注入系統(tǒng)，石墨基座為平板式圓盤結構，可高速順時針轉動。反應腔內(nèi)的基座下方沿徑向設置有排布高度和水平距離可調(diào)高頻感應線圈。高頻線圈和基座相互感應的匹配程度直接決定反應熱場的分布一致性，外延爐腔體內(nèi)安裝有測溫探頭，可以實時精確測量基片各區(qū)域溫度。腔體左側進氣口設置氣體流量的調(diào)節(jié)閥門和 PIN式針閥的通斷，通過調(diào)節(jié)進氣流量與流速的分配比，對外延流場實現(xiàn)按需控制。

實驗用硅襯底片為 N型＜100＞晶向，其直徑為200mm，厚度為(725±20)μm，電阻率為 0.001～0.004Ω·cm，襯底背面首先包覆有 800nm 的 Poly背封層，然后包覆 500nm 的 SiO2背封層，雙面封閉以更好抑制襯底雜質的自摻雜作用。實驗所需制備的 N型同質外延層，設計目標規(guī)格為厚度(54±3%)μm，電阻率為(14±3%)Ω·cm，片內(nèi)距邊緣6mm的標準偏差要求低于 3%，表面質量要求無滑移線、霧、劃道、沾污、橘皮、崩邊等缺陷，表面顆粒度＜12個(粒徑＞0.3μm)。

硅外延片的生長采用純度為 4N的 SiHCl3作為反應前驅體。另一反應原料為6N純度的H2，同時作為原料輸送的載氣，從石英反應腔的一端攜帶SiHCl3通入反應系統(tǒng)，在高溫下將 SiHCl3還原為 Si單質，進行外延層的堆疊生長。所需磷烷氣體(PH3)經(jīng) H2稀釋后，作為外延層生長時的摻雜源。純度為5N的HCl用于襯底表面清潔和腔體內(nèi)附著殘余物質的清除。

外延層制備后首先使用 YP-150I高亮度鹵素射燈目檢表面霧、凹坑、滑移線等外延片表面質量，隨后使用BX51微分干涉顯微鏡觀察表面缺陷。外延層電阻率通過MCV-530L型自動汞探針電容-電壓測試系統(tǒng)表征，測試頻率設定為 0.922MHz，測試電壓起止范圍設置為-5～-20V，步進速率設定為2500mV/s。外延層的厚度由 Nicolet IS10型傅里葉變換紅外光譜測試儀表征，反射紅外光譜的掃描范圍設置為400～4000/cm，分辨率為4/cm。

2 結果與討論

由于 200mm尺寸硅外延片制備完成后第一步檢測是在強光燈下的目檢，實現(xiàn)良好的結晶質量是實驗首先需要解決的問題，工藝溫度、生長速率、襯底質量、原料純度、腔體壓力等多維度因素的耦合性會構成對結晶質量的影響。例如外延生長溫度對材料結晶完整性的影響結果如表1所示。實驗分別采用1030、1050、1070、1090℃的生長溫度，結果表明工藝溫度為1050℃及以下制備的外延材料表面呈現(xiàn)明顯的紅霧缺陷。該霧缺陷屬于微缺陷的一種，可歸因于生長溫度太低，氣源反應不充分造成結晶的不完整性，強光燈下觀察產(chǎn)生漫反射效應，最終造成觀感上的紅霧現(xiàn)象，由于缺陷所處的區(qū)域通常為金屬匯集區(qū)，是造成器件漏電大、擊穿軟等問題的直接因素。通過升溫實現(xiàn)表面質量的改善，當生長溫度達到1070℃及以上時，可實現(xiàn)良好的結晶質量。

表1 外延表面質量與工藝條件的關系Tab.1 Relationship between epitaxial wafer surface quality and process condi-tions

實驗在合適的溫度區(qū)間內(nèi)開展厚度和電阻率均勻性的調(diào)控實驗。分別取中心點、0.5倍半徑處和四周距邊緣 6mm的測試點(9點)，測試法表征外延片的均勻性和均值。均勻性表征為：

標準偏差(STD%)＝STDEV/Mean

其中Mean代表數(shù)據(jù)的均值，

外延層厚度均勻性主要由腔體內(nèi)H2載氣的流量和流速分布共同決定。實驗中通過調(diào)節(jié)進氣口處的PIN針閥通閉組合和載氣的流量，實現(xiàn)對系統(tǒng)內(nèi)流速與流量的重新分配，其對厚度均勻性的影響如表2所示。

表2 H2氣體流量與流速分配比與外延厚度均勻性的關系Tab.2 Relationship between H2 flow rate and flow velocty distribution and epitaxial layer thickness uniformity

當 H2流量內(nèi)側與外側比值為 3∶1，PIN的關閉組合為1、2、3時，呈現(xiàn)的200mm外延片內(nèi)厚度標準偏差極值為2.32%，體現(xiàn)了系統(tǒng)內(nèi)流場分布良好的一致性，滿足材料設計要求。

在厚度均勻性優(yōu)化之后，開始電阻率均勻性調(diào)控實驗，電阻率主要受基片溫度梯度分布和自摻雜效應的雙重影響。在實驗中分別采用 1070、1090℃的工藝溫度研究對電阻率均勻性的影響機制，并且通過調(diào)節(jié)高頻線圈的排布組合，改變基片溫場的分布，可以掌握基片溫區(qū)分布梯度與電阻率均勻性的作用規(guī)律，最終獲得的片內(nèi)溫度及分布梯度對應的外延電阻率均勻性實驗結果如表3所示。隨著工藝溫度的升高，電阻率標準偏差呈現(xiàn)逐漸升高的趨勢。這可能歸因于高溫下容易加重襯底雜質的自摻雜效應，極易揮發(fā)進入反應氣氛，隨后雜質將隨外延生長重新?lián)饺?，造成邊緣電阻率參?shù)的快速下降，致使均勻性逐漸變差，同時發(fā)現(xiàn)減小片內(nèi)的溫度梯度可以最大限度降低電阻率摻雜效率的不均勻。因此，在保證外延生長質量的前提下盡量利用低溫生長工藝和平緩的溫度梯度分布。

表3 外延片內(nèi)溫度及分布梯度對應的外延電阻率均勻性Tab.3 Uniformity of epitaxial wafer resistivity corresponding to temperature and distribution gradient in epitaxial layer

為使電阻率均勻性在當前基礎上實現(xiàn)進一步優(yōu)化，需要針對系統(tǒng)自摻雜的擾動效應開展針對性研究，重點解決邊緣參數(shù)偏低問題。自摻雜來源包括系統(tǒng)因素和襯底因素兩部分，系統(tǒng)因素涉及石墨基座、腔體內(nèi)石英組件等雜質在高溫下逸出，襯底因素涉及硅襯底片正面與背面雜質揮發(fā)兩部分。實驗系統(tǒng)自摻雜氣體雜質存在于襯底上方的附面層內(nèi)，該附面層的寬度是基于襯底處氣體流速為零，襯底向上氣流速度很快增加到與反應腔體內(nèi)載氣相同的速度的這段距離。在附面層內(nèi)由于襯底、基座以及系統(tǒng)石英腔體高溫揮發(fā)出來的雜質因流速較低而停滯于此，后續(xù)將隨外延層的生長重新?lián)饺攵鴰韲乐氐淖該诫s效應，對邊緣位置電阻率參數(shù)構成很大影響。

變流量吹掃工藝條件設置變量包括載氣流量的變化梯度、穩(wěn)定吹掃時間等，各因素條件設置及其組合過程都會顯著影響外延材料的電阻率分布。實驗氣流變化范圍條件分別采用 150～180Slm、150～230Slm；穩(wěn)定吹掃時間分別選擇 1、3、5min，實驗條件的組合效果如表4所示。據(jù)此可知將載氣 H2流量設定為 150～230Slm以及長達 5min的穩(wěn)定吹掃時間，可以實現(xiàn)對自摻雜抑制的良好效果，使電阻率不均勻性＜3%，滿足了對外延片內(nèi)均勻性指標要求。

表4 變流量吹掃條件設置對外延層電阻率均勻性的影響Tab.4 Influence of the setting of variable flow purge conditions on the uniformity of epitaxial layer resistivity

外延工藝條件確定后連續(xù)進行5組循環(huán)實驗，進行電阻率和厚度測試結果由表5所示，表明本實驗開發(fā)工藝具有良好的一致性和穩(wěn)定性，均可以滿足不均勻性＜3%要求。

表5 外延均勻性調(diào)控工藝穩(wěn)定性實驗結果Tab.5 Experimental results on stability of epitaxial layer uniformity regulation process

3 結 論

本文針對外延反應系統(tǒng)流場與溫場的分布影響VDMOS器件用 200mm尺寸的硅外延片的結晶質量、均勻性等機制展開研究。通過關鍵工藝的開發(fā)和良好組合實現(xiàn)硅外延片厚度和電阻率的標準偏差小于 3%，顯著提高了參數(shù)的一致性，同時維持了良好材料結晶質量。工藝過程掌握的規(guī)律包括：①外延材料的結晶質量與生長溫度關聯(lián)密切，當工藝溫度達到1050 ℃以上時，材料的表面結晶完整性良好，未見紅霧狀缺陷；②外延材料厚度均勻性與載氣 H2流量與流速的分布特征相關，當 H2內(nèi)側與外側的進氣流量占比為 3∶1時，可以獲得最佳的厚度均勻性；③外延材料的電阻率均勻性與基片溫度片內(nèi)縱向梯度、自摻雜效應的抑制的協(xié)同調(diào)制密切相關，當徑向溫度梯度不超過12℃，采用150～230Slm的載氣變化范圍以及長達 5min的穩(wěn)定吹掃時間，可以實現(xiàn)對電阻率均勻性的優(yōu)化，最終實現(xiàn)穩(wěn)定的200mm外延生長工藝。