楊玉崗，王金海，張書淇，朱恩澤

（遼寧工程技術(shù)大學(xué)電氣與控制工程學(xué)院，葫蘆島125105）

現(xiàn)今社會(huì)科技的繁榮發(fā)展，雙向DC/DC變換器 BDC（bidirectional DC/DC converter）的實(shí)際應(yīng)用也隨之逐漸增多，在眾多應(yīng)用場(chǎng)合中特別是直流不間斷電源系統(tǒng)（DC-UPS）、航天電源系統(tǒng)（aerospace power system）、電動(dòng)汽車（electric vehicle）、直流功率放大器（DC power amplifier）及蓄電池儲(chǔ)能 BESS（battery energy storage system）等場(chǎng)合的應(yīng)用較為突出，從而對(duì)BDC的工作效率、設(shè)備體積和損耗等方面的要求也逐步嚴(yán)格[1-5]。在實(shí)際應(yīng)用中隨著對(duì)BDC功率級(jí)別的要求逐步提高，為了滿足應(yīng)用需求，國內(nèi)外均有學(xué)者提出在變換器中采用交錯(cuò)并聯(lián)技術(shù)，也即在BDC硬件單一拓?fù)涞幕A(chǔ)上采用多個(gè)傳統(tǒng)雙向DC/DC電路進(jìn)行空間并聯(lián)，以減小每通道中的電流應(yīng)力和傳輸功率；同時(shí)，在時(shí)域上使得變換器主開關(guān)管的導(dǎo)通時(shí)間相互交錯(cuò)，通過變換器各相電流的相互疊加，成倍提高開關(guān)變換器的等效開關(guān)頻率，減小變換器輸入側(cè)電流紋波和輸出側(cè)的電流、電壓紋波，可有效減小輸入側(cè)、輸出側(cè)的濾波電容容量及其體積[6-8]。

在電路中采用交錯(cuò)并聯(lián)的拓?fù)浣Y(jié)構(gòu)可以解決BDC中大功率的問題，然而也會(huì)相應(yīng)地導(dǎo)致變換器中磁性元件數(shù)量的驟增，增大了BDC的體積、重量及成本。為了解決這一問題，引入磁集成技術(shù)是十分必要的，即將多個(gè)磁性元件集成為1個(gè)，在減小磁性元件體積的同時(shí)，有效減小穩(wěn)態(tài)相電流紋波，提高暫態(tài)響應(yīng)速度。采用交錯(cuò)并聯(lián)技術(shù)帶來的另一個(gè)問題就是變換器的開關(guān)管數(shù)量增多與開關(guān)頻率的升高，均增加了損耗。若可以使BDC的開關(guān)管實(shí)現(xiàn)零電壓開關(guān) ZVS（zero-voltage switch）控制，那么就會(huì)大大減小其開關(guān)損耗，提高工作效率。所以ZVS技術(shù)應(yīng)運(yùn)而生，成為當(dāng)前電力電子技術(shù)的一個(gè)研究熱點(diǎn)[9-15]。

1 雙向DC/DC變換器的電路拓?fù)?/h2>

本文以4相Buck+Boost交錯(cuò)并聯(lián)磁集成BDC變換器為例，研究變換器在Buck模式下ZVS的實(shí)現(xiàn)。4相Buck+Boost交錯(cuò)并聯(lián)磁集成BDC變換器的拓?fù)浣Y(jié)構(gòu)如圖1所示。

圖1 4相交錯(cuò)并聯(lián)磁集成BDC拓?fù)浣Y(jié)構(gòu)Fig.1 Topology of 4-phase interleaving parallel magnetically integrated BDC

圖1中：VH和VL分別為變換器高、低壓側(cè)的電壓，R為負(fù)載電阻，v1～v4分別為加在4相非對(duì)稱耦合電感器繞組上的電壓；i1～i4分別為流過4相非對(duì)稱耦合電感器繞組的電流。S1H～S4H分別為每相半橋結(jié)構(gòu)的上管開關(guān)管，S1L～S4L分別為每相半橋電路結(jié)構(gòu)的下管開關(guān)管，C1H～C4H、C1L～C4L分別為對(duì)應(yīng)相開關(guān)管的輸出電容；L1、L2、L3和 L4分別為 4相非對(duì)稱耦合電感器繞組的自感，Mij（i,j=1,2,3,4）為各相電感繞組之間的互感，本文采用4相非對(duì)稱反向耦合的電感器，Mij＜0。通常，4相非對(duì)稱耦合電感器的第1相和第4相、第2相和第3相電感參數(shù)分別相等,且規(guī)定第1、4相電感值小于第2、3相電感值，即（L1=L4）<（L2=L3），M12=M13=M24=M34≠M(fèi)23≠M(fèi)14；設(shè)k為這種4相非對(duì)稱耦合電感器的非對(duì)稱度；k1為第 1、2相之間，第 1、3相之間，第 2、4相之間及第3、4相之間的耦合系數(shù)；k2為第1、4相之間的耦合系數(shù)；k3為第2、3相之間的耦合系數(shù)，分別滿足以下條件

并有 0

2 單相導(dǎo)通時(shí)ZVS實(shí)現(xiàn)條件

在Buck模式下，單通道BDC的電路拓?fù)淙鐖D2所示，說明其變換器進(jìn)行ZVS控制的工作原理。圖中，上管S1H和下管S1L分別為主開關(guān)管和副開關(guān)管。

圖2 單通道變換器的拓?fù)銯ig.2 Topology of single-channel converter

如圖3所示，為變換器ZVS的兩個(gè)開關(guān)管驅(qū)動(dòng)波形及電感電流波形，其工作過程如圖4所示。圖4（a）～（d）為副開關(guān)管 S1L的控制過程，圖4（e）～（h）為主開關(guān)管 S1H的控制過程。圖4（a）：在 t2～t3時(shí)間段內(nèi)，上管S1H導(dǎo)通，C1H兩端電壓為0，S1L關(guān)閉，C1L兩端電壓為 VH，即 Q 點(diǎn)電壓為 VH；圖4（b）t3時(shí)刻S1H關(guān)閉，C1L放電，C1H充電，Q 點(diǎn)電壓下降；圖4（c）若死區(qū)時(shí)間td足夠，C1L兩端電壓會(huì)一直下降，在t4時(shí)刻之前S1L的體二極管開通，S1L漏源極兩端的電壓近似等于 0；圖4（d）在 t4時(shí)刻打開 S1L，實(shí)現(xiàn)S1L的零電壓開通；圖4（e）t4～t5時(shí)間段內(nèi)，S1L開通，S1H關(guān)閉，C1L兩端電壓始終為0，C1H兩端電壓為VH，Q點(diǎn)電壓為0，電感放電，電流下降并反向；圖4（f）在t5時(shí)刻S1L關(guān)閉，電感釋放能量，使得C1L充電，C1H放電，Q點(diǎn)的電壓上升；圖4（g）若td足夠，反向的電流足夠大，那么Q點(diǎn)的電壓會(huì)持續(xù)上升，在t6時(shí)刻之前S1H的體二極管導(dǎo)通，S1H漏源極兩端的電壓近似為 0；圖4（h）在 t6時(shí)刻打開 S1H，實(shí)現(xiàn) S1H的零電壓開通，t1～ t2時(shí)刻重復(fù) t5～t6時(shí)刻的過程。

圖3 單相導(dǎo)通時(shí)電感電流的波形Fig.3 Waveform of inductor current in the case of single-phase conduction

綜上分析可知，副開關(guān)管在實(shí)現(xiàn)ZVS時(shí)不需要讓電流反向，只需要死區(qū)時(shí)間合適，副開關(guān)管的漏源極寄生電容和電路電感諧振，讓寄生的體二極管開通，ZVS就能實(shí)現(xiàn)。當(dāng)電流在連續(xù)模式CCM（continuous conduction mode）或者在斷續(xù)模式DCM（discontinuous conduction mode）時(shí)，副開關(guān)管的 ZVS都是能實(shí)現(xiàn)的，而主開關(guān)管ZVS的實(shí)現(xiàn)，死區(qū)時(shí)間要足夠，反向的電流要足夠，也即必須在DCM下才能實(shí)現(xiàn)。由于電感的不對(duì)稱性，分析單相時(shí)，需對(duì)耦合電感的第1相及第2相分別進(jìn)行討論。

2.1 單相BDC的電感電流反向持續(xù)時(shí)間

當(dāng)只有第1相開通工作時(shí)，電感的電流紋波為

圖4 ZVS控制下單通道BDC的等效電路Fig.4 Equivalent circuit of single-channel BDC under ZVS control

式中：fs為變換器的工作頻率；D為占空比設(shè)變換器的總輸出電流的平均值是Io，則反向峰值電流Ipk-為

在一個(gè)周期內(nèi)，電感電流小于0的持續(xù)時(shí)間為

同理，當(dāng)只有第2相開通工作時(shí)，一個(gè)周期內(nèi)電感電流小于0的持續(xù)時(shí)間為

2.2 死區(qū)時(shí)間對(duì)單相BDC的影響

在t1～t2死區(qū)時(shí)間內(nèi)變換器第1相的工作狀態(tài)如圖4（f）所示，波形如圖3所示，i1H和i1L分別為電容C1H和C1L上的電流，在死區(qū)時(shí)間內(nèi)電感L1的電壓方程為

電容電壓方程為

整理得

設(shè)在最初時(shí)刻，電感電流的初始值為i0，聯(lián)立式（5）與式（7）得

當(dāng)v1L=VH時(shí)，電容C1L、C1H與電感L1的諧振完成，振蕩時(shí)間為tLC。只有當(dāng)td＞tLC才能實(shí)現(xiàn)ZVS，又由于諧振電容很小，是皮法級(jí)別，諧振時(shí)間很短，可以認(rèn)為 i0≈-Ipk-，從而得到

依據(jù)以上推理過程，當(dāng)只有第2相工作時(shí)可得

2.3 單相導(dǎo)通時(shí)ZVS的實(shí)現(xiàn)條件

綜上，單相工作時(shí)，ZVS的實(shí)現(xiàn)，需要同時(shí)考慮反向峰值電流以及死區(qū)時(shí)間的影響，則第1相或第4相實(shí)現(xiàn)ZVS的條件為

同理，第2相或第3相實(shí)現(xiàn)ZVS的條件為

3 兩相導(dǎo)通時(shí)ZVS實(shí)現(xiàn)條件

為保持電感器盡可能地對(duì)稱，兩相導(dǎo)通時(shí)使耦合電感第1、4相工作或第2、3相工作，且兩相之間的相位差為π/2。當(dāng)變換器第1、4相工作時(shí)，占空比D＜1/4時(shí)的模態(tài)如圖5所示。

圖5 兩相交錯(cuò)并聯(lián)磁集成BDC的工作模態(tài)Fig.5 Working modes of 2-phase interleaving parallel magnetically integrated BDC

利用模態(tài)分析方法，可以得到變換器在各個(gè)模態(tài)下的等效電感，即

式中，D'=1-D。

同理當(dāng)?shù)?、3相工作時(shí)，模態(tài)分布與圖5類似。利用模態(tài)分析方法，可以得到變換器在各模態(tài)下的等效電感為

3.1 兩相BDC的電感電流反向持續(xù)時(shí)間

當(dāng)只有兩相工作時(shí)，由于1、4相對(duì)稱，2、3相對(duì)稱，所以只分析第1、2相即可。第1相的反向電流峰值為

在一個(gè)周期內(nèi)，電感電流小于零的持續(xù)時(shí)間為

同理，當(dāng)?shù)?、3相開通工作時(shí)，一個(gè)周期內(nèi)第2相電感的電流小于0的持續(xù)時(shí)間為

3.2 死區(qū)時(shí)間對(duì)兩相BDC的影響

在死區(qū)時(shí)間內(nèi)，電感電流的波形如圖6所示。

兩相工作時(shí)ZVS的實(shí)現(xiàn)過程與單相工作時(shí)ZVS實(shí)現(xiàn)過程完全相同，則L1和L4電感上的電壓方程為

在死區(qū)時(shí)間 t1～t2內(nèi)

聯(lián)立式（18）和式（19）可以得到

電容電壓方程為

圖6 死區(qū)時(shí)間對(duì)兩相交錯(cuò)并聯(lián)磁集成BDC的影響Fig.6 Effect of dead time on 2-phase interleaving parallel magnetically integrated BDC

整理式（21），可以得到

設(shè)在最開始的時(shí)刻，電感電流的開始值為i0，聯(lián)立式（20）與式（22）解得

同樣地，當(dāng) v1L=VH時(shí)，電容 C1L、C1H與電感 L1的諧振完成，振蕩時(shí)間為tLC，只有當(dāng)td＞tLC時(shí)才能實(shí)現(xiàn)ZVS，又由于諧振電容很小，是皮法級(jí)別，諧振時(shí)間很短，可以認(rèn)為 i0≈-Ipk-，從而得到

根據(jù)以上推理過程，當(dāng)?shù)?、3相工作時(shí)得到

3.3 兩相導(dǎo)通時(shí)ZVS的實(shí)現(xiàn)條件

綜上，ZVS的實(shí)現(xiàn)，需要同時(shí)考慮反向峰值電流以及死區(qū)時(shí)間的影響，則第1、4工作時(shí)相實(shí)現(xiàn)ZVS的條件為

同理第2、3相工作時(shí)，實(shí)現(xiàn)ZVS的條件為

4 四相導(dǎo)通時(shí)ZVS的實(shí)現(xiàn)條件

由于電感器第1、4相對(duì)稱，第2、3相對(duì)稱所以只分析第1、2相即可，4相全工作時(shí)電路拓?fù)湟妶D1，第1相模態(tài)如圖7所示。由圖7可見，4相變換器全處于工作狀態(tài)時(shí)各相電感電壓在一個(gè)周期內(nèi)的變化情況。

變換器在占空比小于1/4時(shí)，一共有8個(gè)工作模態(tài)，va=VH-VL，vb=-VL，ΔI1為第 1 相電流紋波，利用模態(tài)分析方法，可得各模態(tài)下的等效電感為

圖7 4相交錯(cuò)并聯(lián)磁集成BDC的工作模態(tài)Fig.7 Working modes of 4-phase interleaving parallelmagnetically integrated BDC

由圖7可知，第1相電感電流紋波為

第1相電感的等效穩(wěn)態(tài)電感Leq11可表示為

同理，第2相電感電流紋波為

第2相電感的等效穩(wěn)態(tài)電感Leq23可表示為

4.1 4相BDC的電感電流反向持續(xù)時(shí)間

設(shè)變換器的輸出電流的平均值為Io，則第1相電感的反向電流的峰值為

依據(jù)式（28）得電感電流小于0的時(shí)間為

同理，第2的相電感電流反向峰值為

電感電流小于0時(shí)間為

4.2 死區(qū)時(shí)間對(duì)4相BDC的影響

在死區(qū)時(shí)間內(nèi)，電流波形如圖8所示。

ZVS實(shí)現(xiàn)過程與單相相同，這里不再贅述。以第1相為例，在死區(qū)時(shí)間t1～t2內(nèi)電感電壓的方程為

在死區(qū)時(shí)間 t1～t2內(nèi)

聯(lián)立式（37）和式（38），得

圖8 死區(qū)時(shí)間對(duì)四相交錯(cuò)并聯(lián)磁集成BDC的影響Fig.8 Effect of dead time on 4-phase interleaving parallel magnetically integrated BDC

電容電壓方程為

整理式（40）得

設(shè)在最開始的時(shí)刻，電感電流的初始值為i0，聯(lián)立式（39）與式（41），得

當(dāng)v1L=VH時(shí)，電容C1L、C1H與電感L1的諧振完成，振蕩時(shí)間為tLC，只有當(dāng)td＞tLC時(shí)才能實(shí)現(xiàn)ZVS，又由于諧振電容很小，是皮法級(jí)別，諧振時(shí)間很短，可以認(rèn)為i0≈-Ipk-，從而得到

同樣，依據(jù)以上推理過程，當(dāng)v2L=VH時(shí)，電容C2L、C2H與電感L2的諧振完成，振蕩時(shí)間為tLC，只有當(dāng)td＞tLC時(shí)第2相才能實(shí)現(xiàn)ZVS

4.3 4相導(dǎo)通時(shí)ZVS的實(shí)現(xiàn)條件

綜上，ZVS的實(shí)現(xiàn)，需要同時(shí)考慮反向峰值電流以及死區(qū)時(shí)間的影響，則第1、4相導(dǎo)通條件為

第2、3相導(dǎo)通條件為

4相全工作時(shí)需同時(shí)滿足式（45）和式（46）。

5 4相交錯(cuò)并聯(lián)磁集成BDC的系統(tǒng)控制結(jié)構(gòu)

本文設(shè)計(jì)的變換器采用K60單片機(jī)+FPGA作為控制芯片，對(duì)變換器的輸出電壓進(jìn)行采樣用于閉環(huán)控制，對(duì)于輸出電流進(jìn)行采樣。圖9給出了基于單片機(jī)和FPGA的四相交錯(cuò)并聯(lián)磁集成BDC的系統(tǒng)控制結(jié)構(gòu)。

圖9 系統(tǒng)控制結(jié)構(gòu)Fig.9 Structure of system control

6 實(shí)驗(yàn)驗(yàn)證

實(shí)驗(yàn)條件為：VH=48 V，VL=7 V，占空比 D=0.146，4 相耦合電感 L1=L4=4.28 μH、L2=L3=6.3 μH，k=0.68，k1=-0.367，k2=-0.024，k3=-0.33，開關(guān)管上管為AON6246，其漏源極間輸出電容C1H=258 pF，下管為AON6242，其漏源極間輸出電容典型值為540 pF，死區(qū)時(shí)間td=200 ns。將以上參數(shù)代入式（45）和式（46），分別可以得到

4相全工作時(shí)需同時(shí)滿足式（47）和式（48），反向峰值電流與諧振時(shí)間，反向電流的時(shí)間以及死區(qū)時(shí)間的關(guān)系如圖10所示。圖中,-Ipk-=f14（tLC）、-Ipk-=f14（tneg）為第 1、4 相反向峰值電流與諧振時(shí)間，電流反向時(shí)間的關(guān)系，-Ipk-=f23（tLC）、-Ipk-=f23（tneg）為第2、3相反向峰值電流與諧振時(shí)間，電流反向時(shí)間的關(guān)系，td表示死區(qū)時(shí)間。公式取交集即為4相全工作時(shí)ZVS實(shí)現(xiàn)條件，由圖10可見，滿足公式約束條件的最小反向峰值電流為-0.57 A，此時(shí)諧振時(shí)間同樣滿足約束條件。

確定Ipk-后，可以根據(jù)式（33）得到輸出電流Io與工作頻率fs之間的關(guān)系。則第1相或第4相工作時(shí)以及第2相或第3相工作時(shí)，Io與fs之間的關(guān)系分別為

圖10 四相交錯(cuò)并聯(lián)磁集成BDC的ZVS實(shí)現(xiàn)條件Fig.10 ZVS conditions for 4-phase interleaving parallel magnetically integrated BDC

4相工作時(shí)Io與fs之間的關(guān)系如圖11所示。

采用4相非對(duì)稱耦合電感的交錯(cuò)并聯(lián)磁集成BDC的實(shí)驗(yàn)電路如圖12所示。電流波形測(cè)試采用閉環(huán)霍爾電流傳感器CHB-25NP，其匝比為n=1/1 000，測(cè)試電阻R=1 kΩ，通過示波器測(cè)試的電流i=u/（nR）,其中u為示波器顯示電壓值，實(shí)驗(yàn)波形如圖13所示。

要想實(shí)現(xiàn)ZVS，關(guān)鍵在于相電流峰值的選取，經(jīng)試驗(yàn)測(cè)得第1相和第2相的Ipk-分別為-2.6 A和-1 A，理論推導(dǎo)出的第1相和第2相的Ipk-分別為-2.622 A和-1.016 A，其誤差分別為0.84%和1.6%。通過對(duì)比實(shí)驗(yàn)值和理論值可知公式推導(dǎo)的正確性。實(shí)現(xiàn)ZVS控制時(shí)BDC的效率曲線如圖14所示。從圖14可以看出，采用ZVS控制可以明顯地提高變換器的效率，從而證明了提出控制方案的有效性。

圖11 4相工作時(shí)Io與fs關(guān)系Fig.11 Relationship between output current and switching frequency in the 4-phase operation

圖12 實(shí)驗(yàn)電路系統(tǒng)Fig.12 Experimental circuit system

圖13 實(shí)驗(yàn)波形Fig.13 Experimental waveforms

圖14 實(shí)現(xiàn)ZVS控制時(shí)BDC的效率曲線Fig.14 Efficiency curves of BDC under ZVS control

7 結(jié)語

本文分析了交錯(cuò)并聯(lián)磁集成技術(shù)在DC/DC變換器中的應(yīng)用及ZVS的實(shí)現(xiàn)方法。推導(dǎo)了單相、兩相、4相交錯(cuò)并聯(lián)磁集成雙向 DC/DC變換器 ZVS的實(shí)現(xiàn)條件，分析了實(shí)現(xiàn)條件下需要考慮的問題，通過實(shí)驗(yàn)的方法驗(yàn)證了理論推導(dǎo)的正確性。