厲沁知 周焚江 蔣旭輝

摘要：梳狀譜發(fā)生技術(shù)是電子偵測系統(tǒng)的一項關(guān)鍵技術(shù)。本文介紹了一種基于FPGA的數(shù)字可控梳狀譜發(fā)生器的設(shè)計，該設(shè)計采用FPGA+DA的架構(gòu)，仿真并實現(xiàn)了梳狀譜間隔為250kHz、400kHz的梳狀譜信號產(chǎn)生，該發(fā)生器具有梳狀譜間隔可調(diào)整、幅度一致性高、頻點數(shù)多等特點。

關(guān)鍵詞：梳狀譜發(fā)生器；FPGA 數(shù)字可控；幅度一致性高

中圖分類號：TP391.41 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-9416（2018）08-0159-03

梳狀譜信號發(fā)生器是一種常用的射頻器件，作為高可靠性、高頻譜純度信號源廣泛應(yīng)用于微波通信，微波計數(shù)器，示波器，電子雷達(dá)，電子偵測設(shè)備中。

現(xiàn)有的大多數(shù)為模擬梳狀譜發(fā)生器，利用階躍恢復(fù)二極管的非線性電抗特性或者利用雙極性晶體管的非線性電阻特性實現(xiàn)的一定周期的脈沖信號輸出，從而獲得各次諧波的梳狀譜信號。但模擬梳狀譜發(fā)生器具有一定的使用局限性，如實際調(diào)試工作復(fù)雜，移植性差，工作頻率范圍有限，各次諧波幅度不一致，譜間隔不可調(diào)等[1][2]。比如階躍恢復(fù)二極管梳狀譜發(fā)生器產(chǎn)生的梳狀譜的譜線間隔不能調(diào)節(jié)，同時因?qū)儆谀M電路，穩(wěn)定性較差[3][4]。近年，數(shù)字梳狀譜發(fā)生器得到了發(fā)展，基本利用FPGA或者其他數(shù)字模塊的數(shù)字時鐘模塊（digital clock managers，DCM）來產(chǎn)生滿足要求的窄脈沖，很好地解決了模擬電路實際調(diào)試工作復(fù)雜，移植性差的問題[5][6]。但由于還是采用脈沖信號產(chǎn)生各次諧波的梳狀譜生成技術(shù)的限制，仍具有特定的使用局限性，如工作頻率范圍有限，各次諧波幅度不一致，有多余諧波，諧波譜間隔較大，很難達(dá)到kHz級別等[7]。

針對上述數(shù)字梳狀譜發(fā)生器存在的問題，本文提出了一種基于FPGA的數(shù)字可控梳狀譜發(fā)生技術(shù)，基于軟件無線電發(fā)射機數(shù)字模型，建立了FPGA+DA的硬件架構(gòu)，可根據(jù)實際系統(tǒng)需求實現(xiàn)可變譜間隔、多頻率點的高性能梳狀譜信號輸出，極大克服了現(xiàn)有梳狀譜發(fā)生器的缺點，提升了梳狀譜發(fā)生器的性能。

1 現(xiàn)有梳狀譜信號發(fā)生器原理及缺點

1.1 模擬梳狀譜信號發(fā)生器

模擬梳狀譜信號發(fā)生器主要利用階躍恢復(fù)二極管（以下簡稱階躍管或者SRD）的強非線性特性，產(chǎn)生較大的窄電流脈沖，從而獲得各次諧波。如圖1所示，階躍恢復(fù)二極管梳狀譜發(fā)生器的電路結(jié)構(gòu)主要包括偏置電路、輸入阻抗匹配網(wǎng)絡(luò)和脈沖發(fā)生電路3部分組成。

模擬梳狀譜發(fā)生器利用階躍恢復(fù)二極管的非線性功能，產(chǎn)生窄脈沖，實現(xiàn)梳狀譜輸出。該發(fā)生器因模擬器件產(chǎn)生，其譜線間隔不可調(diào)，諧波分量落差巨大，容易受溫度和偏置電壓影響，可靠性較低，相位噪聲也較大。

1.2 數(shù)字梳狀譜信號發(fā)生器

基于DCM來實現(xiàn)的數(shù)字梳狀譜發(fā)生器主要利用DCM來產(chǎn)生窄脈沖，如圖2所示，利用FPGA內(nèi)的DCM先對輸入時鐘進(jìn)行分頻，再將分頻后的信號進(jìn)行反相和移相，分頻信號與反相信號相與，得到一定重復(fù)頻率的窄脈沖信號，從而獲得梳狀譜信號。

基于DCM的數(shù)字梳狀譜發(fā)生器較模擬梳狀譜發(fā)生器，其產(chǎn)生的窄脈沖更加穩(wěn)定、可靠。受溫度和偏置電壓影響小，性能有極大地改善。但其梳狀譜還是由一定重復(fù)周期的脈沖信號產(chǎn)生，其依然存在諧波脈沖落差大，多余諧波，產(chǎn)生kHz級譜間隔信號困難等問題。

2 基于FPGA數(shù)字可控梳狀譜發(fā)生器的設(shè)計

傳統(tǒng)梳狀譜發(fā)生器根據(jù)陡峭的脈沖信號產(chǎn)生各次諧波來實現(xiàn)梳狀譜的產(chǎn)生。其產(chǎn)生梳狀譜受該脈沖的陡峭度、脈沖幅度、脈沖寬度等影響，極大的干擾了梳狀譜信號的梳狀譜間隔、幅度一致性、噪聲系數(shù)等參數(shù)。

為避免傳統(tǒng)梳狀譜發(fā)生器的這些弊端，本設(shè)計采用軟件無線電的技術(shù)，采用FPGA+DA的技術(shù)架構(gòu)。如圖3所示，利用FPGA的高速計算和DA芯片寬帶數(shù)模轉(zhuǎn)換能力，實現(xiàn)梳狀譜信號的基帶數(shù)據(jù)的生成，再經(jīng)DA芯片進(jìn)行數(shù)模轉(zhuǎn)換，從而產(chǎn)生需要的寬帶可控梳狀譜信號。該模式不僅可以調(diào)整梳狀譜的譜間隔，也可調(diào)整梳狀譜總帶寬，而且還能保持梳狀譜各個譜線的幅度高度一致性。

2.1 數(shù)字梳狀譜發(fā)生器的建模與仿真

首先，通過Matlab進(jìn)行梳狀譜信號仿真，并生成梳狀譜基帶數(shù)據(jù)。為體現(xiàn)數(shù)字梳狀譜發(fā)生器的譜間隔可調(diào)、帶寬可調(diào)的性能。選取如表1的2種梳狀譜信號進(jìn)行建模、仿真：

2種樣式的Matlab信號仿真圖如圖4和圖5。

通過Matlab進(jìn)行梳狀譜信號進(jìn)行建模，并在頻域和時域上給出了仿真結(jié)果。從頻域上看，梳狀譜信號間隔相等，且幅度高度一致，并可以有效控制梳狀譜總帶寬。并可通過改變軟件數(shù)據(jù)直接調(diào)整頻譜間隔、頻率點數(shù)等參數(shù)。

2.2 實際梳狀譜發(fā)生器的實現(xiàn)

實際電路FPGA芯片采用Xilinx Virtex-6系列的XC6VSX 315T，DA芯片采用TI的DAC34H84，采樣率高達(dá)1.25GSPS的超低功耗、高動態(tài)范圍、四通道、16位模數(shù)轉(zhuǎn)換器。

使用Rohde&Schwarz; FSP 頻譜儀對梳狀譜發(fā)生器進(jìn)行測試，測試結(jié)果如圖6、圖7所示。測試表明，實際電路與仿真計算結(jié)果相符：梳狀譜信號幅度高度一致，譜間隔和梳狀譜總帶寬可調(diào)，相位噪聲低，沒有多余的高次諧波產(chǎn)生。本發(fā)生器采用軟件無線電技術(shù)，在硬件不變情況下可通過軟件重構(gòu)實現(xiàn)多種梳狀譜信號的產(chǎn)生，可移植性很高，實現(xiàn)簡單，集成度高。

3 結(jié)語

經(jīng)上述仿真和實際測試了基于FPGA的數(shù)字寬頻帶梳狀譜發(fā)生器的多種不同頻率和不同譜間隔的梳狀譜信號，驗證了其穩(wěn)定的電路結(jié)構(gòu)和良好的性能。相較于傳統(tǒng)的梳狀譜發(fā)生器，具有頻譜間隔可調(diào)，總頻譜帶寬可調(diào)，梳狀譜信號幅度一致性高，相位噪聲低，無多余諧波等優(yōu)點。如需不同頻段的梳狀譜信號，只需將該梳狀譜信號進(jìn)行上變頻，即可實現(xiàn)不同頻段的梳狀譜信號輸出。該梳狀譜發(fā)生器憑著譜間隔小、頻點數(shù)多、幅度一致性高、數(shù)字可控的特點，已在多個工程應(yīng)用中得到使用。

參考文獻(xiàn)

[1]鄭博仁，張玉興.0.2～18 GHz梳狀譜信號發(fā)生器研制[J].現(xiàn)代雷達(dá)，2007，（02）：83-85.

[2]饒睿楠，李輝，王棟.0.1～5GHz梳狀譜發(fā)生器的設(shè)計與實現(xiàn)[J].火控雷達(dá)技術(shù)，2011，40（01）：76-78.

[3]賴寒昱，李光燦，杜勇.基于ADS仿真的梳狀譜發(fā)生器的設(shè)計與實現(xiàn)[J].電子科技，2014，27（07）：84-86.

[4]王朋，金森，霍現(xiàn)榮.基于ADS的Ku波段梳狀譜發(fā)生器的設(shè)計[J].電子技術(shù)應(yīng)用，2013，39（07）：44-46+53.

[5]劉宇軍，尹洪雁，劉揚，等.一種新型數(shù)字超寬帶梳狀譜信號發(fā)生器的研制[J].科學(xué)技術(shù)與工程，2016，16（05）：161-164.

[6]Ameya M， Kurokawa S. High flatness log-scale comb-generator using FPGA-based arbitrary waveform generator for sub-30 MHz emission test systems[C]. Asia-Pacific International Symposium on Electromagnetic Compatibility. IEEE， 2016：732-734.

[7]Ameya M， Ishii M， Kurokawa S. Digital comb-generator for validating sub-30 MHz radiated emission test system using double-gapped shielded loop antenna[C]. IEEE International Symposium on Electromagnetic Compatibility & Signal/power Integrity. IEEE， 2017：84-89.