毛奎章

摘要：信息時(shí)代對(duì)視頻圖像的實(shí)時(shí)采集與處理，提出了更高的要求，F(xiàn)PGA以其自身特點(diǎn)，成為了視頻圖像采集傳輸平臺(tái)的重要選擇。本論文研究了在合理選擇攝像頭、FPGA芯片等器件的基礎(chǔ)上，采用FPGA實(shí)現(xiàn)對(duì)攝像頭的配置，圖像采集，數(shù)據(jù)緩存，圖像數(shù)據(jù)處理等各模塊的設(shè)計(jì)、仿真，并實(shí)現(xiàn)了系統(tǒng)的下載調(diào)試，在Xilinx的Spantan6芯片實(shí)現(xiàn)了一種圖像分辨率是640*480，幀頻為30的實(shí)時(shí)圖像采集系統(tǒng)。

關(guān)鍵詞：實(shí)時(shí)圖像采集；圖像顯示；FPGA

中圖分類號(hào)：TP391.41 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2018）08-0147-02

隨著信息社會(huì)的不斷發(fā)展，實(shí)時(shí)圖像處理被廣泛應(yīng)用于各個(gè)領(lǐng)域中。實(shí)時(shí)圖像數(shù)據(jù)量大，數(shù)據(jù)率高，對(duì)其處理器提出更高的要求。FPGA芯片以其豐富的可編程邏輯資源，高速的運(yùn)行時(shí)鐘，良好的性價(jià)比、大量的集成IP核成為視頻圖像處理平臺(tái)的重要選擇。

本次設(shè)計(jì)目標(biāo)是建立通用圖像處理平臺(tái)，實(shí)現(xiàn)對(duì)實(shí)時(shí)圖像的采集與顯示。

1 系統(tǒng)總體設(shè)計(jì)

1.1 器件選擇

本次設(shè)計(jì)使用的核心器件是：攝像頭、FPGA芯片和片外SDRAM。

根據(jù)攝像頭成像質(zhì)量與后端數(shù)字信號(hào)處理的要求，本次設(shè)計(jì)選擇CMOS數(shù)字圖像傳感器，選定是OV7670模組，其輸出的圖像分辨率可達(dá)640*480，幀頻可達(dá)30幀/秒，滿足大多數(shù)圖像處理的需要。

由于圖像數(shù)據(jù)的采集與后端圖像處理的速度不一致，需要使用片外SDRAM對(duì)采集的圖像數(shù)據(jù)進(jìn)行緩存。緩存采用乒乓操作，即，F(xiàn)PGA將攝像頭傳來(lái)的圖像數(shù)據(jù)存入一片SDRAM中，同時(shí)讀取另一片SDRAM中的數(shù)據(jù)送入算法模塊；當(dāng)一幀圖像的數(shù)據(jù)存儲(chǔ)在一片SDRAM后，切換到另一片SDRAM進(jìn)行下一幀圖像的存儲(chǔ)，循環(huán)操作，使得圖像數(shù)據(jù)無(wú)丟失，實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)讀取連貫。

FPGA芯片選擇的是Xilinx公司的Spartan6系列XC6SLX16-2CSG324芯片，該款芯片的可編程邏輯資源較多，其中CLB采用雙寄存器、6輸入的LUT，芯片包含18Kb Block Ram，SDRAM存儲(chǔ)器接口（DDR接口）、復(fù)合時(shí)鐘層等資源，適合多媒體系統(tǒng)開發(fā)。

據(jù)此選擇實(shí)驗(yàn)室自主開發(fā)的開發(fā)板。該開發(fā)板包括：FPGA芯片及其下載電路，兩塊SDRAM，攝像頭接口，VGA接口，板上50MHz有源晶振等，符合系統(tǒng)要求。

1.2 系統(tǒng)總體設(shè)計(jì)

FPGA需要完成：攝像頭工作狀態(tài)設(shè)定，數(shù)據(jù)采集，數(shù)據(jù)存入SDRAM，從SDRAM讀出數(shù)據(jù)，驅(qū)動(dòng)VGA接口等工作。系統(tǒng)總體框圖如圖1所示。

系統(tǒng)首先按用戶需求，通過(guò)I2C配置模塊對(duì)攝像頭進(jìn)行工作狀態(tài)設(shè)定，隨后圖像數(shù)據(jù)采集模塊將攝像頭輸入的數(shù)據(jù)，送入圖像數(shù)據(jù)緩存模塊，該模塊將數(shù)據(jù)緩存到異步FIFO后，送往片外SDRAM，同時(shí)從另外一片SDRAM 中讀出以前存入的圖像數(shù)據(jù)，送入另一個(gè)異步FIFO，圖像數(shù)據(jù)顯示模塊讀出該FIFO數(shù)據(jù)后，按照VGA接口要求，輸出數(shù)字信號(hào)，通過(guò)D/A芯片ADV7123，送VGA接口，驅(qū)動(dòng)顯示屏重現(xiàn)圖像。

2 FPGA模塊設(shè)計(jì)

2.1 I2C配置模塊設(shè)計(jì)

OV7670的寄存器組的數(shù)值定義了攝像頭的工作狀態(tài)。本次設(shè)計(jì)根據(jù)圖像采集與處理的要求對(duì)選定的寄存器進(jìn)行設(shè)置，其它寄存器保留默認(rèn)值，配置寄存器如表1所示。

通過(guò)I2C總線，F(xiàn)PGA與OV7670模組建立通信，F(xiàn)PGA首先產(chǎn)生一個(gè)開始信號(hào)，發(fā)出器件地址和寫控制：0×42，得到應(yīng)答后，F(xiàn)PGA發(fā)出寄存器地址，然后等待尋址成功的應(yīng)答，最后FPGA發(fā)出配置數(shù)據(jù)，寄存器配置成功后，返回應(yīng)答信號(hào)。

2.2 圖像數(shù)據(jù)采集模塊設(shè)計(jì)

OV7670圖像傳感器配置完后，可以進(jìn)行圖像數(shù)據(jù)的采集。在采集圖像數(shù)據(jù)的過(guò)程中，主要通過(guò)幀同步信號(hào)VSYNC、行同步信號(hào)HREF，確認(rèn)像素在圖像中的位置。幀同步信號(hào)VSYNC的上升沿表示新一幀圖像的到來(lái)，VSYNC的下降沿指示著場(chǎng)消隱結(jié)束，是一幀圖像數(shù)據(jù)采集的開始時(shí)刻；行同步信號(hào)HREF的上升沿表示一行的數(shù)據(jù)的開始，下降沿表示該行結(jié)束。

本設(shè)計(jì)配置的攝像頭輸出格式為RGB565，在有效采集區(qū)域，像素同步信號(hào)PCLK的上升沿采集數(shù)據(jù)，一個(gè)像素?cái)?shù)值由兩個(gè)字節(jié)組成，第一個(gè)字節(jié)， R4-R0，G5-G3，第二字節(jié)，G2-G0，B4-B0，通過(guò)2個(gè)周期的采集，完成一個(gè)像素?cái)?shù)據(jù)的采集；在計(jì)數(shù)器的控制下完成一行像素，直至一幀圖像的采集。設(shè)計(jì)使用在線測(cè)試儀對(duì)圖像數(shù)據(jù)采集模塊進(jìn)行了驗(yàn)證。

2.3 數(shù)據(jù)緩存模塊設(shè)計(jì)

2.3.1 異步FIFO及其控制邏輯設(shè)計(jì)

由于SDRAM時(shí)鐘是100MHz，攝像頭時(shí)鐘是24MHz，考慮SDRAM需要同時(shí)進(jìn)行讀寫，所以調(diào)用IP核生成兩個(gè)異步FIFO。

控制邏輯是，當(dāng)數(shù)據(jù)采集端FIFO中的數(shù)據(jù)個(gè)數(shù)達(dá)到預(yù)設(shè)數(shù)時(shí)，數(shù)據(jù)從FIFO寫入SDRAM；當(dāng)在SDRAM數(shù)據(jù)讀取端的FIFO中的數(shù)據(jù)個(gè)數(shù)小于預(yù)定數(shù)，從SDRAM讀出數(shù)據(jù)寫入FIFO。

2.3.2 SDRAM 讀寫控制模塊設(shè)計(jì)

這部分功能由以下3個(gè)模塊完成，即：SDRAM狀態(tài)控制模塊（sdram_ctrl.v）：主要完成SDRAM的上電初始化以及定時(shí)刷新、讀寫控制等狀態(tài)，模塊通過(guò)設(shè)計(jì)兩個(gè)狀態(tài)機(jī)完成相關(guān)功能；SDRAM命令模塊（sdram_cmd.v）：該模塊根據(jù)sdram_ctrl的不同狀態(tài)指示輸出相應(yīng)的SDRAM控制命令和地址；SDRAM數(shù)據(jù)讀寫模塊（sdram_wr_data.v），該模塊根據(jù)sdram_ctrl模塊的狀態(tài)指示完成SDRAM數(shù)據(jù)總線的控制，完成數(shù)據(jù)的輸入，輸出。模塊連接示意圖如圖2所示。

SDRAM控制模塊的測(cè)試過(guò)程：首先通過(guò)FPGA的片上ROM提供數(shù)據(jù)，寫入SDRAM，隨后從SDRAM中讀出，通過(guò)串口發(fā)送模塊將數(shù)據(jù)輸出到PC，最后驗(yàn)證了SDRAM存儲(chǔ)數(shù)據(jù)的正確。

2.4 圖像數(shù)據(jù)顯示模塊設(shè)計(jì)

FPGA按照VGA顯示標(biāo)準(zhǔn)輸出垂直同步信號(hào)VSYNC、水平同步信號(hào)HSYNC和RGB（紅、綠、藍(lán)顏色）信號(hào)到視頻圖像轉(zhuǎn)換芯片，驅(qū)動(dòng)VGA接口。

3 系統(tǒng)總體測(cè)試

例化以上的FPGA子模塊，整合為一個(gè)系統(tǒng)，進(jìn)行下載，現(xiàn)已調(diào)試成功。目前，本系統(tǒng)已應(yīng)用于焊接機(jī)器人系統(tǒng)的焊縫圖像采集，顯示，效果良好，如圖3所示。

4 結(jié)語(yǔ)

FPGA芯片以其豐富的可編程邏輯資源，良好的性價(jià)比，可以建立靈活多樣的實(shí)時(shí)圖像采集、處理平臺(tái)。

參考文獻(xiàn)

[1]高宏亮，劉彪，李龍龍.基于FPGA的圖像采集和預(yù)處理技術(shù)的研究[J].制造業(yè)自動(dòng)化，2013，35（13）：72-75.

[2]楊帆，張皓，馬新文，姜勇.基于FPGA的圖像處理系統(tǒng)[J].華中科技大學(xué)學(xué)報(bào)（自然科學(xué)版），2015，43（02）：119-123.