，， ，

(西安現(xiàn)代控制技術(shù)研究所，西安 710065)

0 引言

慣性制導(dǎo)是反坦克戰(zhàn)術(shù)導(dǎo)彈中常用的制導(dǎo)手段，慣性導(dǎo)航系統(tǒng)利用正交配置的三只陀螺儀和三只加速度計(jì)傳感器信號(hào)獲得載體在導(dǎo)航坐標(biāo)系下的運(yùn)動(dòng)信息，配合導(dǎo)航計(jì)算機(jī)實(shí)時(shí)解算，為導(dǎo)彈控制系統(tǒng)提供速度、位置、姿態(tài)、角速度和加速度等導(dǎo)航信息[3]，慣性制導(dǎo)具有全天候、抗欺騙、高可靠的技術(shù)優(yōu)勢(shì)，能夠適應(yīng)導(dǎo)彈惡劣使用環(huán)境或復(fù)雜機(jī)動(dòng)。

慣性導(dǎo)航系統(tǒng)是戰(zhàn)術(shù)導(dǎo)彈的重要組成部件，對(duì)確保導(dǎo)彈控制系統(tǒng)中制導(dǎo)精度、動(dòng)態(tài)響應(yīng)速度及末制導(dǎo)捕獲概率至關(guān)重要[2]，因此慣性導(dǎo)航系統(tǒng)中的高精度慣性傳感器信號(hào)同步采集電路的精度性能與實(shí)時(shí)處理速度顯得尤為重要。綜合導(dǎo)彈應(yīng)用環(huán)境對(duì)慣導(dǎo)成本、體積、通用化程度的特殊要求[1]，本設(shè)計(jì)采用高可靠的捷聯(lián)慣導(dǎo)硬件平臺(tái)方案，陀螺儀選用緊湊型三軸一體光纖陀螺[4]，具有低成本、結(jié)構(gòu)簡(jiǎn)單、節(jié)省空間、低功耗、直接數(shù)字輸出的特點(diǎn)，加速度計(jì)采用小型石英撓性加速度計(jì)[5]，具有成本低、技術(shù)成熟度的優(yōu)勢(shì)。針對(duì)加速度計(jì)電流模擬信號(hào)輸出與后端高精度采樣的需求，信號(hào)同步采集與實(shí)時(shí)處理電路前級(jí)設(shè)計(jì)了電流到頻率脈沖專用電路模塊，后端采用基于DSP+FPGA架構(gòu)的嵌入式電路方案，對(duì)陀螺輸出的串口信號(hào)與加速度計(jì)模/數(shù)轉(zhuǎn)換后的脈沖進(jìn)行同步采集與計(jì)數(shù)。

1 系統(tǒng)方案

本系統(tǒng)主要實(shí)現(xiàn)慣性測(cè)量單元(光纖陀螺儀及加速度計(jì))輸出信號(hào)的采集和處理，其硬件組成包含二次電源模塊、IF轉(zhuǎn)換模塊、信號(hào)采集與處理模塊及運(yùn)行在此模塊上的軟件組成[6]。系統(tǒng)組成與電氣流向關(guān)系如圖1所示。

圖1 系統(tǒng)總體結(jié)構(gòu)框圖

三軸光纖陀螺用于測(cè)量彈體相對(duì)慣性空間的角運(yùn)動(dòng)，加速度計(jì)敏感彈體相對(duì)慣性空間的線運(yùn)動(dòng)加速度。二次電源電路主要用于將一次電源轉(zhuǎn)為系統(tǒng)內(nèi)部各功能模塊所需的二次電源；IF轉(zhuǎn)換電路將加速度計(jì)輸出的電流信號(hào)轉(zhuǎn)換為頻率脈沖信號(hào)；信號(hào)采集與處理電路采用DSP+FPGA架構(gòu)，主要用于接收控制器的指令，采集三軸光纖陀螺組合、IF轉(zhuǎn)換電路和外部機(jī)載組合導(dǎo)航系統(tǒng)的輸出信號(hào)，并實(shí)現(xiàn)系統(tǒng)自檢、傳遞對(duì)準(zhǔn)、空中修正及彈上導(dǎo)航等功能，向外部實(shí)時(shí)輸出導(dǎo)航信息；其中FPGA實(shí)現(xiàn)串口信號(hào)采集、多路頻率脈沖計(jì)數(shù)、信號(hào)同步、時(shí)序邏輯和外設(shè)硬件接口擴(kuò)展；DSP芯片響應(yīng)外部操控指令，實(shí)現(xiàn)功能任務(wù)調(diào)度，對(duì)采集得到的角速度和加速度信息進(jìn)行溫度、安裝誤差補(bǔ)償，完成初始對(duì)準(zhǔn)與導(dǎo)航解算相關(guān)任務(wù)。FPGA編程靈活，方便擴(kuò)展， DSP芯片浮點(diǎn)運(yùn)算精度高、速度快，在確保系統(tǒng)數(shù)據(jù)處理的實(shí)時(shí)性和準(zhǔn)確性同時(shí)還具有結(jié)構(gòu)緊湊、體積小、功耗低等優(yōu)點(diǎn)，能夠滿足通用慣性系統(tǒng)的信號(hào)處理要求。

2 各子模塊設(shè)計(jì)

2.1 二次電源電路設(shè)計(jì)

二次電源電路主要為三軸光纖陀螺儀、加速度計(jì)、IF轉(zhuǎn)換電路、信號(hào)采集與處理電路等功能單元提供工作電源。

二次電源電路設(shè)計(jì)輸入標(biāo)稱電壓為DC28V，輸入電壓范圍為18～32 V；有兩路獨(dú)立的輸入電壓及EMI濾波，可實(shí)現(xiàn)電源無(wú)縫切換和獨(dú)立輸入供電功能，確保系統(tǒng)在任意情況下可正常工作，同時(shí)具有反向通電截止、過(guò)流保護(hù)等防護(hù)功能；二次電源電路總效率大于75%。

2.2 IF轉(zhuǎn)換電路設(shè)計(jì)

由于加速度計(jì)原始輸出電信號(hào)為微弱電流信號(hào)，進(jìn)數(shù)字計(jì)算機(jī)處理前需要利用量化電路將其模擬電流轉(zhuǎn)換為數(shù)字信號(hào)。而量化電路對(duì)微弱信號(hào)轉(zhuǎn)換的準(zhǔn)確性與穩(wěn)定性，將直接影響慣性導(dǎo)航裝置的傳遞對(duì)準(zhǔn)、純慣性導(dǎo)航解算及空中修正的精度。因此，設(shè)計(jì)高精度抗干擾量化電路是保證慣性導(dǎo)航裝置精度的前提。電流信號(hào)轉(zhuǎn)換電路的實(shí)現(xiàn)方案一般為基于逐次逼近的A/D轉(zhuǎn)換[8]和基于累積效應(yīng)的電流到頻率脈沖轉(zhuǎn)換(簡(jiǎn)稱IF轉(zhuǎn)換)[7]。

由于加速度計(jì)的精度和分辨率在微安級(jí)，若采用A/D轉(zhuǎn)換，要保證高精度數(shù)據(jù)采集，在硬件實(shí)現(xiàn)上較為復(fù)雜，精度、可靠性、實(shí)時(shí)性、抗干擾性均難以保證，在數(shù)字信號(hào)處理方面也復(fù)雜，信號(hào)采樣易失真。

IF轉(zhuǎn)換是通過(guò)對(duì)電流積分達(dá)到電荷平衡實(shí)現(xiàn)電流信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，轉(zhuǎn)換過(guò)程無(wú)縫隙，既克服了A/D轉(zhuǎn)換的諸多不足之處，又能夠保證轉(zhuǎn)換精度要求。本文采用了IF轉(zhuǎn)換原理的方式對(duì)加速度計(jì)輸出的電流信號(hào)進(jìn)行量化處理。IF轉(zhuǎn)換電路主要由積分器、閾值電路、比較器、同步電路、換向開關(guān)、恒流源和整形電路等組成的閉環(huán)系統(tǒng)，如圖2所示。IF轉(zhuǎn)換電路所采用的電荷平衡的轉(zhuǎn)換方法，是指在輸入的模擬電流信號(hào)和內(nèi)部的精密恒流源間建立的一種電荷平衡。輸入的電流信號(hào)進(jìn)入于兩種狀態(tài)交替工作的積分器中，積分器有兩種工作模式，一種是積分模式，另一種是復(fù)位模式，積分器的輸出經(jīng)過(guò)比較器后觸發(fā)同步電路，同步電路形成一個(gè)時(shí)間寬度正比于輸入電流幅度的高電平，一路經(jīng)過(guò)整形計(jì)數(shù)器輸出脈沖數(shù)字信號(hào)，另外一路控制電流開關(guān)，從而控制積分器交替工作于積分狀態(tài)和復(fù)位狀態(tài)。

圖2 IF轉(zhuǎn)換電路原理框圖

2.3 信號(hào)采集與處理電路設(shè)計(jì)

根據(jù)本系統(tǒng)需實(shí)現(xiàn)的功能，其運(yùn)算性能和接口能力是設(shè)計(jì)時(shí)的主要考慮因素?；诩夹g(shù)成熟性，采用DSP處理器+FPGA的架構(gòu)模式作為信號(hào)采集與處理電路的設(shè)計(jì)基礎(chǔ)[9]。該架構(gòu)模式功能界面清晰，性能穩(wěn)定可靠，處理速度快，方便外圍設(shè)備的擴(kuò)展。其中，F(xiàn)PGA主要負(fù)責(zé)接口管理、時(shí)序邏輯控制、信號(hào)采集和通訊；DSP處理器選用TMS320C6722，主要完成運(yùn)算功能。其主要技術(shù)指標(biāo)如下：DSP處理器主頻大于等于200 MHz；4路隔離的全雙工RS422接口，每路串口的FIFO容量不小于128字節(jié)，波特率與奇偶校驗(yàn)位可軟件配置；程序存儲(chǔ)區(qū)與參數(shù)存儲(chǔ)區(qū)分開，存儲(chǔ)區(qū)FLASH空間大于等于2 M×8 bit；6路16 bit高速計(jì)數(shù)器；支持軟件及參數(shù)的串口下載。

3 軟件設(shè)計(jì)

3.1 FPGA脈沖采集系統(tǒng)設(shè)計(jì)

本設(shè)計(jì)選用Xilinx公司的Spartan-6芯片作為整個(gè)系統(tǒng)的信息采集核心，以完成對(duì)光纖陀螺原始信息的采集及解析[10]、對(duì)IF轉(zhuǎn)換電路信號(hào)采集、中斷控制及通信。本設(shè)計(jì)采用VHDL語(yǔ)言，以模塊化編程的方式在FPGA中實(shí)現(xiàn)信號(hào)采集、處理和控制功能，其主要的子模塊有：脈沖信號(hào)濾波模塊、脈沖信號(hào)計(jì)數(shù)模塊、脈沖信號(hào)數(shù)據(jù)二次鎖存模塊、中斷控制模塊和RS422通用異步串口通信模塊。

1)中斷控制。

DSP只有一個(gè)外部中斷接收口，F(xiàn)PGA對(duì)外部各中斷源信號(hào)進(jìn)行邏輯組合運(yùn)算使其滿足DSP外部中斷要求。FPGA對(duì)外部各中斷源信號(hào)進(jìn)行邏輯組合運(yùn)算使其滿足DSP外部中斷要求，將各中斷源狀態(tài)鎖存在中斷狀態(tài)寄存器中，以便DSP能夠查詢各中斷源當(dāng)前狀態(tài)。輸出通過(guò)并行總線讀取中斷狀態(tài)信息。

2)IF轉(zhuǎn)換電路信號(hào)采集管理。

IF轉(zhuǎn)換電路信號(hào)采集管理單元完成脈沖計(jì)數(shù)的主控制流程。實(shí)時(shí)記錄當(dāng)前采集的IF轉(zhuǎn)換電路有效脈沖信號(hào)數(shù)量，脈沖信號(hào)上升沿時(shí)計(jì)數(shù)。脈沖信號(hào)下降沿且ACLKX0為低時(shí)，把脈沖計(jì)數(shù)器的值鎖存在一級(jí)鎖存器，ACLKX0為高時(shí)，再把一級(jí)鎖存器的數(shù)值鎖存到二級(jí)鎖存器中，以此避免脈沖計(jì)數(shù)器發(fā)生讀寫沖突。其中IF轉(zhuǎn)換電路信號(hào)采集邏輯流程如圖3所示，脈沖信號(hào)二級(jí)鎖存邏輯流程圖如圖4所示。

圖3 IF轉(zhuǎn)換電路信號(hào)采集邏輯流程圖 圖4 脈沖信號(hào)二級(jí)鎖存邏輯流程圖

3.2 DSP運(yùn)算處理系統(tǒng)設(shè)計(jì)

DSP的底層驅(qū)動(dòng)軟件實(shí)現(xiàn)硬件與軟件之間的底層信息交互，以完成對(duì)硬件狀態(tài)控制和數(shù)據(jù)讀寫；系統(tǒng)架構(gòu)軟件主要完成系統(tǒng)的任務(wù)規(guī)劃、時(shí)序配置與功能管理；接口通訊軟件主要實(shí)現(xiàn)對(duì)系統(tǒng)外部的指令流、數(shù)據(jù)流的接收與響應(yīng)，對(duì)系統(tǒng)內(nèi)部各傳感器的數(shù)據(jù)采集與同步。

圖5 慣性導(dǎo)航系統(tǒng)工作流程圖

本系統(tǒng)軟件由C語(yǔ)言設(shè)計(jì)，可進(jìn)行在線仿真，軟件固化在FLASH內(nèi)，系統(tǒng)復(fù)位后可獨(dú)立運(yùn)行，整個(gè)系統(tǒng)模塊的設(shè)計(jì)可以在不同環(huán)境下進(jìn)行移植。本系統(tǒng)軟件采用模塊化、結(jié)構(gòu)化的設(shè)計(jì)方法實(shí)現(xiàn)，將軟件分為初始化模塊、自檢模塊、數(shù)據(jù)采集模塊、數(shù)據(jù)補(bǔ)償模塊、解算模塊和通訊等模塊。其中：初始化模塊是完成導(dǎo)航計(jì)算機(jī)硬件參數(shù)初始設(shè)置以及全局變量初始化等功能；自檢模塊通過(guò)采集和計(jì)算光纖陀螺儀與加速度計(jì)的信息來(lái)判斷慣性器件工作是否正常，同時(shí)檢測(cè)系統(tǒng)的工作狀態(tài)和檢測(cè)串口總線功能是否正常并輸出相應(yīng)的自檢結(jié)果；數(shù)據(jù)采集模塊負(fù)責(zé)接收通過(guò)RS422串口的光纖陀螺儀信息、IF轉(zhuǎn)換電路輸出的脈沖信息及其他導(dǎo)航信息。本系統(tǒng)DSP軟件工作流程如圖5所示。

4 試驗(yàn)結(jié)果和分析

根據(jù)某型戰(zhàn)術(shù)導(dǎo)彈通用慣性導(dǎo)航系統(tǒng)的要求，選用的三軸光纖陀螺組合輸入量程為-300～+300°/s；加速度計(jì)測(cè)量范圍為-50～+50 g，標(biāo)度因數(shù)K1為1.1 mA/g，標(biāo)度因數(shù)K1的全量程非線性誤差≤0.01%。對(duì)應(yīng)IF轉(zhuǎn)換電路的主要技術(shù)要求為：輸入電流范圍-55～+55 mA，零偏≤3 Hz，線性度(正負(fù)通道)≤100 ppm。

為便于考核全范圍內(nèi)系統(tǒng)性能，本文采用FLUKE5500A基準(zhǔn)源提供高精度高穩(wěn)定性的電流信號(hào)模擬實(shí)際加速度計(jì)信號(hào)，電路上電1分鐘后，給電路其中一路依次輸入不同電流值，分別記錄對(duì)應(yīng)輸入電流的輸出脈沖值，典型測(cè)試結(jié)果如表1所示。

表1 典型測(cè)試結(jié)果

使用均方差法計(jì)算正負(fù)向通道頻率輸出線性度，具體公式如下：

測(cè)試結(jié)果可見(jiàn)零偏為0 Hz，計(jì)算可得其正向線性度為35 ppm，負(fù)向線性度為61 ppm，均滿足IF轉(zhuǎn)換電路的技術(shù)要求，同時(shí)驗(yàn)證了慣性器件信號(hào)處理系統(tǒng)設(shè)計(jì)的正確性和高精度性。

5 結(jié)論

本文針對(duì)戰(zhàn)術(shù)導(dǎo)彈通用慣性導(dǎo)航系統(tǒng)的特殊要求，設(shè)計(jì)了基于DSP和FPGA的慣性器件數(shù)據(jù)采集系統(tǒng)，實(shí)現(xiàn)了三軸一體光纖陀螺和加速度計(jì)的輸出信號(hào)的高精度實(shí)時(shí)采集，為慣性導(dǎo)航裝置的誤差標(biāo)定、誤差建模與補(bǔ)償、系統(tǒng)導(dǎo)航算法實(shí)現(xiàn)提供了硬件平臺(tái)和數(shù)據(jù)支持。通過(guò)實(shí)驗(yàn)驗(yàn)證了本設(shè)計(jì)的正確性，并且具有小型化、高精度、實(shí)時(shí)性高、接口豐富，多通道同步等特點(diǎn)，適用于多種彈型的導(dǎo)航裝置或組合導(dǎo)航裝置，擴(kuò)展通用性強(qiáng)。