(廈門海洋學(xué)院 信息技術(shù)系，福建 廈門 361000)

0 引言

MCU存儲(chǔ)器即為微控制單元存儲(chǔ)器，該存儲(chǔ)器芯片不但可以集成計(jì)算機(jī)中的CPU，也可以集成與外部直接通信的多種接口，比如串行外設(shè)接口spi。MCU存儲(chǔ)器是一種在外部同步控制條件下實(shí)現(xiàn)數(shù)據(jù)讀寫與存儲(chǔ)的，需要不斷刷新地址才能允許用戶訪問[1]。由于各種處理器工作頻率加快，使存儲(chǔ)器讀寫與存儲(chǔ)性能成為了約束存儲(chǔ)器性能的主要原因[2]。對(duì)于人們應(yīng)用需求的不斷變化和協(xié)議不斷升級(jí)，MCU存儲(chǔ)器的雙倍存儲(chǔ)速率成為了當(dāng)下最重要的存儲(chǔ)工具，利用該存儲(chǔ)器不但能夠提高存儲(chǔ)速率，還能減少人工勞動(dòng)力，但同時(shí)對(duì)于速率的不精準(zhǔn)控制問題也逐漸凸顯出來(lái)。采用傳統(tǒng)控制技術(shù)存在控制精準(zhǔn)度低的問題，不能滿足實(shí)際存儲(chǔ)過(guò)程中對(duì)于雙倍速率精準(zhǔn)控制的需求，為此，提出了基于擬合的存儲(chǔ)雙倍速率速率精確控制技術(shù)。

1 基于擬合的存儲(chǔ)雙倍速率速率精確控制技術(shù)

對(duì)于MCU存儲(chǔ)器雙倍速率精確控制設(shè)計(jì)思想如下：

首先采用分時(shí)加載存儲(chǔ)技術(shù)對(duì)MCU存儲(chǔ)器的存儲(chǔ)數(shù)據(jù)進(jìn)行擬合，然后設(shè)置MCU存儲(chǔ)器控制性能，并對(duì)雙倍存儲(chǔ)速率控制下達(dá)指令，最后在Xscale處理器上對(duì)存儲(chǔ)速率進(jìn)行精確校正[3]。

1.1 存儲(chǔ)數(shù)據(jù)擬合

對(duì)K9K8G08UOA型號(hào)的MCU存儲(chǔ)器芯片進(jìn)行操作時(shí)，編程會(huì)消耗大量時(shí)間，若想控制存儲(chǔ)速率需從兩個(gè)方面展開研究[4]。一是對(duì)多個(gè)芯片并行的存儲(chǔ)器進(jìn)行數(shù)據(jù)存儲(chǔ)，二是將編程所消耗的時(shí)間充分利用，采用分時(shí)加載存儲(chǔ)技術(shù)計(jì)算存儲(chǔ)速度：

(1)

公式(1)中：m1為存儲(chǔ)的數(shù)據(jù)量；m2為并行操作芯片數(shù)量；n1為流水級(jí)數(shù)；n2為分時(shí)級(jí)數(shù)；t為加載時(shí)間，由公式(1)可獲取MCU存儲(chǔ)器單倍存儲(chǔ)速率，將該速率乘以2，即為雙倍存儲(chǔ)速率。

根據(jù)上述獲取的雙倍存儲(chǔ)速率，使用主頻率為500 MHz的IX P2400的微引擎所發(fā)送的存儲(chǔ)指令作為一個(gè)時(shí)鐘周期，可滿足測(cè)試流量對(duì)存儲(chǔ)速率精準(zhǔn)度的需求[5]。數(shù)據(jù)幀結(jié)構(gòu)包括幀首部、數(shù)據(jù)幀和循環(huán)冗余校驗(yàn)三部分，其中幀首部是由一個(gè)前同步碼7字節(jié)和幀開始符1字節(jié)、源物理6字節(jié)、目的物理6字節(jié)組成的；數(shù)據(jù)幀是由長(zhǎng)度為50-1500字節(jié)組成的；循環(huán)冗余校驗(yàn)是由長(zhǎng)度為4字節(jié)校驗(yàn)結(jié)果組成的[6]。不同幀數(shù)之間的連接至少需要12字節(jié)的信息數(shù)據(jù)，分時(shí)加載存儲(chǔ)技術(shù)的實(shí)現(xiàn)關(guān)鍵在于能夠使用擬合方法準(zhǔn)確推算出數(shù)據(jù)存儲(chǔ)速率。因此，需對(duì)存儲(chǔ)器中的并行總線進(jìn)行分析，采用分時(shí)加載存儲(chǔ)技術(shù)對(duì)MCU存儲(chǔ)器的存儲(chǔ)數(shù)據(jù)進(jìn)行擬合。

1.1.1 并行總線

在MCU存儲(chǔ)器中實(shí)行并行總線方式，能夠拓寬數(shù)據(jù)總線的寬度，進(jìn)而方便海量數(shù)據(jù)的存儲(chǔ)。該拓寬方式是將m2片的并行操作芯片組成一個(gè)長(zhǎng)為m2，寬為8的存儲(chǔ)模塊，該模塊用來(lái)存儲(chǔ)具有相同地址的信號(hào)。將這個(gè)模塊當(dāng)作一個(gè)完整的存儲(chǔ)器模式完成操作，并對(duì)不同數(shù)據(jù)進(jìn)行加載[7]。經(jīng)過(guò)加載后的數(shù)據(jù)存儲(chǔ)量為原始單片芯片存儲(chǔ)的m2倍，存儲(chǔ)速度也是原始數(shù)據(jù)存儲(chǔ)速度的m2倍。

根據(jù)上述并行原理，將2片芯片組成一個(gè)存儲(chǔ)模塊，該模塊可存儲(chǔ)來(lái)自同一發(fā)送源的同址信號(hào)數(shù)據(jù)，經(jīng)過(guò)數(shù)據(jù)加載，存儲(chǔ)器的容量為原始容量的2倍，那么存儲(chǔ)速率也為原始數(shù)據(jù)速率速度的2倍。

1.1.2 分時(shí)加載存儲(chǔ)技術(shù)

根據(jù)上述存儲(chǔ)器中的并行總線方式，拓寬數(shù)據(jù)總線寬度，并采用分時(shí)加載存儲(chǔ)技術(shù)對(duì)數(shù)據(jù)加載和編程進(jìn)行擬合，具體擬合過(guò)程如下所示：

同時(shí)加載第一組的每一個(gè)芯片上的數(shù)據(jù)，使得經(jīng)過(guò)加載后的數(shù)據(jù)能夠同時(shí)進(jìn)入到編程階段；再對(duì)第二組芯片上的數(shù)據(jù)同時(shí)加載，使得第二組經(jīng)過(guò)加載后的數(shù)據(jù)也能夠同時(shí)進(jìn)入到編程階段；之后再對(duì)第三組芯片上的數(shù)據(jù)進(jìn)行加載并自動(dòng)編程，如此循環(huán)，直至完成最后一組的數(shù)據(jù)加載[8]。當(dāng)最后一組數(shù)據(jù)完成加載時(shí)，需及時(shí)判斷第一組編程是否結(jié)束，如果沒有結(jié)束，那么存儲(chǔ)過(guò)程需持續(xù)進(jìn)行；如果結(jié)束，需立即再次加載并自動(dòng)編程，形成分時(shí)加載存儲(chǔ)的擬合狀態(tài)。存儲(chǔ)模塊數(shù)量就是分時(shí)加載存儲(chǔ)的級(jí)數(shù)，對(duì)于該級(jí)數(shù)的確定需先充分考慮存儲(chǔ)器的連續(xù)加載方式，當(dāng)最后一個(gè)模塊完成數(shù)據(jù)加載時(shí)，第一組的編程也呈現(xiàn)結(jié)束等待狀態(tài)，那么對(duì)于第一組數(shù)據(jù)的再次加載并自動(dòng)編程就無(wú)需等待直接進(jìn)行[9]。如果第一組芯片上的數(shù)據(jù)加載與編程的總時(shí)間超過(guò)最后一組數(shù)據(jù)加載時(shí)間，那么第一組直接進(jìn)行編程等待階段，不能實(shí)現(xiàn)連續(xù)性的分時(shí)加載，因此，為了實(shí)現(xiàn)連續(xù)性的分時(shí)加載存儲(chǔ)數(shù)據(jù)的擬合，需規(guī)定分時(shí)加載存儲(chǔ)時(shí)間：若要滿足連續(xù)性的分時(shí)加載存儲(chǔ)擬合要求，分時(shí)加載等級(jí)所耗費(fèi)的時(shí)間應(yīng)大于各個(gè)模塊的編程時(shí)間，只有這樣才能滿足連續(xù)存儲(chǔ)要求[10]。以8級(jí)分時(shí)為例，根據(jù)上述內(nèi)容設(shè)計(jì)連續(xù)性的分時(shí)加載數(shù)據(jù)擬合流程，如圖1所示。

圖1 分時(shí)加載數(shù)據(jù)擬合流程

由圖1可知：采用分時(shí)加載存儲(chǔ)技術(shù)節(jié)省了大量編程時(shí)間，并極大的提高了存儲(chǔ)速度，有效實(shí)現(xiàn)了分時(shí)加載存儲(chǔ)數(shù)據(jù)的擬合，符合存儲(chǔ)數(shù)據(jù)的函數(shù)關(guān)系，方便控制指令的下達(dá)。

1.2 控制指令設(shè)置

針對(duì)控制指令的設(shè)置需先對(duì)MCU存儲(chǔ)器控制性能進(jìn)行規(guī)定：

配置突發(fā)數(shù)據(jù)長(zhǎng)度成2的倍數(shù)增加，并對(duì)物質(zhì)數(shù)字識(shí)別號(hào)碼等待時(shí)間按照雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)要求進(jìn)行設(shè)置。模式寄存器可用LOAD_MR來(lái)表示；自動(dòng)刷新可用AUTO_REFRESH來(lái)表示；在接口處采用100 MHz的雙倍數(shù)據(jù)存儲(chǔ)速率，提供物質(zhì)數(shù)字識(shí)別號(hào)碼之間的零時(shí)鐘偏移信息[11]。

根據(jù)控制性能，對(duì)雙倍存儲(chǔ)速率控制下達(dá)指令：

1)按照磁共振波普學(xué)原理設(shè)置數(shù)據(jù)寄存模式，方便確定存儲(chǔ)器的地址延遲和突發(fā)長(zhǎng)度等模式，激活腳本程序代碼指令所對(duì)應(yīng)的地址，同時(shí)將行地址輸入進(jìn)去，再通過(guò)一一對(duì)應(yīng)選擇規(guī)則將列地址輸入進(jìn)去。將行、列地址數(shù)據(jù)進(jìn)行讀出或?qū)懭?，待讀寫操作完成之后，使用預(yù)編譯頭文件命令終止操作。

2)設(shè)置空操作指令為：u_and=00001；

3)根據(jù)空存儲(chǔ)操作指令，設(shè)置數(shù)據(jù)寄存指令：u_and=00001；u_addr[2:0]=數(shù)據(jù)突發(fā)長(zhǎng)度(01…>2.01…>4.01…>8)，u_addr[3:2]= 地址延遲(01…>2.01…>2.50…>3)，u_addr[0:0]=0；

4)程序?qū)⒆詣?dòng)刷新計(jì)數(shù)器在管理隊(duì)列中的地址，按照14.61微秒的速度進(jìn)行刷新；

5)設(shè)置自動(dòng)預(yù)充寫：u_and=00101，突發(fā)長(zhǎng)度停止增長(zhǎng)：u_and=10000，列地址為：S8=1；

6)設(shè)置自動(dòng)預(yù)充讀：u_and=00102，突發(fā)長(zhǎng)度停止增長(zhǎng)：u_and=10000，列地址為：S8=2。

根據(jù)該控制指令分別對(duì)分時(shí)存儲(chǔ)和空存儲(chǔ)操作進(jìn)行精確校正。

1.3 精確校正

為了降低分時(shí)存儲(chǔ)和空存儲(chǔ)操作在存儲(chǔ)速率上所帶來(lái)的誤差，需在Xscale處理器上對(duì)存儲(chǔ)速率進(jìn)行精確校正。

1.3.1 分時(shí)存儲(chǔ)操作校正

分時(shí)存儲(chǔ)操作是以存儲(chǔ)器中的并行總線方式拓寬數(shù)據(jù)總線寬度的，并以此為基礎(chǔ)實(shí)現(xiàn)數(shù)據(jù)加載和編程的擬合，若要滿足連續(xù)性的分時(shí)加載存儲(chǔ)擬合要求，分時(shí)加載等級(jí)所耗費(fèi)的時(shí)間應(yīng)大于各個(gè)模塊的編程時(shí)間，只有這樣才能滿足連續(xù)存儲(chǔ)要求。但是該過(guò)程存在網(wǎng)絡(luò)包較長(zhǎng)，容易造成數(shù)據(jù)存儲(chǔ)速率控制結(jié)果出現(xiàn)誤差，為了降低該部分的誤差，需對(duì)每個(gè)網(wǎng)絡(luò)包傳遞之間產(chǎn)生的時(shí)延誤差進(jìn)行校正。

選擇一個(gè)分時(shí)存儲(chǔ)操作循環(huán)作為數(shù)據(jù)包與數(shù)據(jù)包之間的傳輸時(shí)延，設(shè)Total+1表示存儲(chǔ)速率降低、Total-1表示存儲(chǔ)速率上升。以8個(gè)分時(shí)存儲(chǔ)操作循環(huán)為例，設(shè)定存儲(chǔ)速率誤差為S，速率上升或降低情況如下所示：

當(dāng)S≥8時(shí)，存儲(chǔ)速率表現(xiàn)為Total+8；

當(dāng)1≤S<8時(shí)，存儲(chǔ)速率表現(xiàn)為Total+1；

當(dāng)-1≤S≤0時(shí)，存儲(chǔ)速率表現(xiàn)為Total-1；

當(dāng)S≤-8時(shí)，存儲(chǔ)速率表現(xiàn)為Total-8；

根據(jù)存儲(chǔ)速率表現(xiàn)形式，對(duì)最后一個(gè)模塊完成數(shù)據(jù)加載以及第一組數(shù)據(jù)再次加載并自動(dòng)編程過(guò)程進(jìn)行校正，可縮小該過(guò)程中數(shù)據(jù)包與數(shù)據(jù)包之間的傳輸時(shí)延，從而降低數(shù)據(jù)存儲(chǔ)速率出現(xiàn)的誤差，從一定程度上彌補(bǔ)了分時(shí)存儲(chǔ)操作存在誤差的缺點(diǎn)。

1.3.2 空存儲(chǔ)操作校正

空操作指的是執(zhí)行程序無(wú)法找到請(qǐng)求操作指令時(shí)，需定位到控制指令中來(lái)執(zhí)行，利用該指令有效控制存儲(chǔ)速率。由于在執(zhí)行空操作時(shí)受到干擾信號(hào)影響，導(dǎo)致數(shù)據(jù)存儲(chǔ)速率控制結(jié)果出現(xiàn)誤差，為了降低該部分的誤差，需對(duì)干擾環(huán)境中產(chǎn)生的誤差進(jìn)行精確校正。

采用二分法實(shí)現(xiàn)在干擾信號(hào)影響下的數(shù)據(jù)存儲(chǔ)雙倍速率的精確校正，具體流程如下所示：

設(shè)H1為空操作最大循環(huán)次數(shù)；H2為空操作最小循環(huán)次數(shù)；V存為數(shù)據(jù)存儲(chǔ)速率，單位為bps；S為實(shí)際操作允許的誤差數(shù)值，統(tǒng)計(jì)單位時(shí)間內(nèi)的并行微引擎的數(shù)據(jù)包存儲(chǔ)數(shù)量，即為存儲(chǔ)器實(shí)際存儲(chǔ)的速率。空操作平均循環(huán)次數(shù)為：

(2)

實(shí)際存儲(chǔ)速率測(cè)試函數(shù)為：

f=V存-t(H)

(3)

計(jì)算空操作平均循環(huán)次數(shù)H大小，將H代入公式(3)中，判斷函數(shù)數(shù)值大小。如果函數(shù)數(shù)值大于實(shí)際操作允許的誤差S，那么空操作最小循環(huán)次數(shù)H2與平均循環(huán)次數(shù)H大小一致；如果函數(shù)數(shù)值小于等于實(shí)際操作允許的誤差S，那么空操作最大循環(huán)次數(shù)H1與平均循環(huán)次數(shù)H大小一致。根據(jù)該操作調(diào)整實(shí)際存儲(chǔ)速率大小，能夠減小干擾信號(hào)帶來(lái)的誤差，及時(shí)校正空存儲(chǔ)操作對(duì)存儲(chǔ)速率控制所產(chǎn)生的誤差問題。

計(jì)算存儲(chǔ)速度，獲取雙倍存儲(chǔ)速率。實(shí)行并行總線方式，拓寬數(shù)據(jù)總線寬度，方便海量數(shù)據(jù)存儲(chǔ)。采用分時(shí)加載存儲(chǔ)技術(shù)對(duì)數(shù)據(jù)加載和編程進(jìn)行擬合，有效實(shí)現(xiàn)了分時(shí)加載存儲(chǔ)數(shù)據(jù)的擬合，符合存儲(chǔ)數(shù)據(jù)的函數(shù)關(guān)系，方便控制指令的下達(dá)。設(shè)置MCU存儲(chǔ)器控制性能，并對(duì)雙倍存儲(chǔ)速率控制下達(dá)指令，根據(jù)該控制指令分別對(duì)分時(shí)存儲(chǔ)和空存儲(chǔ)操作進(jìn)行精確校正，進(jìn)而實(shí)現(xiàn)MCU存儲(chǔ)器雙倍速率的有效控制。

2 實(shí)驗(yàn)

針對(duì)基于擬合的存儲(chǔ)雙倍速率精確控制技術(shù)有效性設(shè)計(jì)了實(shí)驗(yàn)，實(shí)驗(yàn)環(huán)境如表1所示。

在Xscale處理器上設(shè)定預(yù)期存儲(chǔ)速率，通過(guò)測(cè)試實(shí)際存儲(chǔ)速率來(lái)分析控制精準(zhǔn)度大小。將控制指令混亂、傳輸延遲和信號(hào)干擾情況作為指標(biāo)對(duì)MCU存儲(chǔ)器雙倍速率精確控制進(jìn)行實(shí)驗(yàn)驗(yàn)證。

表1 實(shí)驗(yàn)環(huán)境設(shè)置

2.1 控制指令混亂

控制指令也被稱為轉(zhuǎn)移指令，程序接收到某個(gè)執(zhí)行指令時(shí)，通常會(huì)出現(xiàn)幾種不同的結(jié)果，此時(shí)程序必須選擇一條指令執(zhí)行，根據(jù)不同指令要求改變程序執(zhí)行結(jié)果。一旦在MCU存儲(chǔ)器中出現(xiàn)控制指令混亂現(xiàn)象，那么存儲(chǔ)速率的控制也將受到影響，為了使驗(yàn)證結(jié)果更加可靠，將傳統(tǒng)控制技術(shù)與基于擬合的控制技術(shù)進(jìn)行對(duì)比，結(jié)果如圖2所示。

圖2 兩種技術(shù)在控制指令混亂情況下精準(zhǔn)度對(duì)比結(jié)果

由圖2可知：當(dāng)可執(zhí)行指令數(shù)量為10時(shí)，傳統(tǒng)控制技術(shù)精準(zhǔn)度為56%，當(dāng)可執(zhí)行指令數(shù)量為56時(shí)，傳統(tǒng)控制技術(shù)精準(zhǔn)度為2%；當(dāng)可執(zhí)行指令數(shù)量為48時(shí)，基于擬合的控制技術(shù)精準(zhǔn)度達(dá)到最高為98%，當(dāng)可執(zhí)行指令數(shù)量為41時(shí)，基于擬合的控制技術(shù)精準(zhǔn)度達(dá)到最低為25%。由此可知，控制指令混亂對(duì)存儲(chǔ)雙倍速率控制準(zhǔn)確性具有嚴(yán)重影響，尤其是對(duì)傳統(tǒng)技術(shù)影響最大。由于基于擬合控制技術(shù)中含有空操作和分時(shí)存儲(chǔ)操作，能夠改善指令混亂問題，因此，控制指令混亂對(duì)基于擬合的控制技術(shù)影響效果較小。

2.2 傳輸延遲

在存儲(chǔ)過(guò)程中出現(xiàn)傳輸延遲，容易導(dǎo)致信號(hào)響應(yīng)慢、數(shù)據(jù)接收不及時(shí)。一旦在MCU存儲(chǔ)器中出現(xiàn)傳輸延遲現(xiàn)象，那么存儲(chǔ)速率的控制也將受到影響，為了使驗(yàn)證結(jié)果更加可靠，將傳統(tǒng)控制技術(shù)與基于擬合控制技術(shù)在傳輸出現(xiàn)延遲情況下，對(duì)控制精準(zhǔn)度對(duì)比結(jié)果進(jìn)行分析，如表2所示。

表2 兩種控制技術(shù)在傳輸延遲下精準(zhǔn)度對(duì)比結(jié)果

表2中“—”代表出現(xiàn)延遲，對(duì)比兩種控制技術(shù)發(fā)現(xiàn)，當(dāng)信號(hào)響應(yīng)出現(xiàn)延遲時(shí)，傳統(tǒng)控制技術(shù)比基于擬合控制技術(shù)精準(zhǔn)度要低10%；當(dāng)數(shù)據(jù)接收出現(xiàn)延遲時(shí)控制精準(zhǔn)度最小，基于擬合控制技術(shù)比傳統(tǒng)控制技術(shù)評(píng)估精準(zhǔn)度高8%；當(dāng)存儲(chǔ)過(guò)程出現(xiàn)延遲時(shí)控制精準(zhǔn)度最大，傳統(tǒng)控制技術(shù)比基于擬合控制技術(shù)精準(zhǔn)度要低21%。由此可知，傳輸延遲對(duì)傳統(tǒng)控制技術(shù)影響效果較大，使用擬合控制技術(shù)精準(zhǔn)度較高。

2.3 信號(hào)干擾

在實(shí)際生活中，出現(xiàn)信號(hào)干擾問題嚴(yán)重影響存儲(chǔ)器的數(shù)據(jù)存儲(chǔ)，導(dǎo)致存儲(chǔ)速率受影響，針對(duì)信號(hào)干擾對(duì)技術(shù)準(zhǔn)確性影響需將傳統(tǒng)控制技術(shù)與基于擬合控制技術(shù)進(jìn)行對(duì)比，結(jié)果如圖3所示。

圖3 兩種技術(shù)在信號(hào)干擾情況下控制精準(zhǔn)度對(duì)比結(jié)果

由圖3可知：初始兩種控制技術(shù)精準(zhǔn)度分別為60%和90%，當(dāng)信號(hào)干擾強(qiáng)度增加到50 Hz時(shí)，傳統(tǒng)技術(shù)控制精準(zhǔn)度與擬合技術(shù)精準(zhǔn)度持續(xù)下降，分別達(dá)到55%和78%。隨著信號(hào)干擾強(qiáng)度增加，兩種控制技術(shù)精準(zhǔn)度呈折線形式下降，最終降為38%和45%。但在實(shí)際存儲(chǔ)過(guò)程中，存儲(chǔ)器最多能抵抗300 Hz強(qiáng)度的信號(hào)干擾，為此，在該條件下，采用擬合技術(shù)能夠使控制精準(zhǔn)度最低達(dá)到60%。由此可知，在實(shí)際生活中，信號(hào)干擾對(duì)傳統(tǒng)控制技術(shù)影響效果較大，使用擬合控制技術(shù)精準(zhǔn)度較高。

根據(jù)上述實(shí)驗(yàn)內(nèi)容，可得出實(shí)驗(yàn)結(jié)論：

1)針對(duì)控制指令混亂問題，采用擬合控制技術(shù)，最高與最低控制精準(zhǔn)度分別為98%和25%；而采用傳統(tǒng)控制技術(shù)，最高與最低控制精準(zhǔn)度分別為82%和2%。

2)針對(duì)傳輸延遲問題，采用擬合技術(shù)比傳統(tǒng)技術(shù)在信號(hào)響應(yīng)、數(shù)據(jù)接收與存儲(chǔ)延遲過(guò)程中控制精準(zhǔn)度要高。

3)針對(duì)信號(hào)干擾問題，兩種控制技術(shù)精準(zhǔn)度呈折線形式持續(xù)下降，但采用擬合技術(shù)控制精準(zhǔn)度依然比傳統(tǒng)控制精準(zhǔn)度高。

綜合上述內(nèi)容可知，基于擬合的存儲(chǔ)雙倍速率精確控制技術(shù)使用效果較好，精準(zhǔn)度較高。

3 結(jié)束語(yǔ)

針對(duì)MCU存儲(chǔ)器存儲(chǔ)雙倍速率控制問題，提出了基于擬合的存儲(chǔ)雙倍速率精確控制技術(shù)，根據(jù)對(duì)該控制技術(shù)的深入研究，解決了控制指令混亂、傳輸延遲和信號(hào)干擾等問題。使用該技術(shù)的創(chuàng)新點(diǎn)是采用分時(shí)加載存儲(chǔ)方法對(duì)數(shù)據(jù)加載和編程進(jìn)行擬合，方便控制指令的下達(dá)，并根據(jù)MCU存儲(chǔ)器控制性能，完成控制指令精確校正，從而實(shí)現(xiàn)MCU存儲(chǔ)器雙倍速率的有效控制。雖然該技術(shù)在實(shí)驗(yàn)室中得到了驗(yàn)證，但是相對(duì)外界惡劣條件下依然可以保持這樣性能還有待考察，因此，在下一步工作中應(yīng)進(jìn)行外界現(xiàn)場(chǎng)實(shí)驗(yàn)，保證該技術(shù)的穩(wěn)定性能。