東北大學 徐怡陽 屈喜銘

論文詳細描述了在黑金的ZYNQ-7010型號開發(fā)板上，結合AD9226、高速AD/DA模塊實現(xiàn)基于FPGA的自適應濾波器的全過程。從Vivado集成開發(fā)環(huán)境的使用開始，介紹了線性自適應濾波器的基本原理、算法及設計方法，講解了如何通過Verilog語言把AD模塊、DA模塊以及開發(fā)板上的自適應濾波器模塊連接起來。并對已知噪聲和已知信號源兩種類型的干擾消除自適應濾波器分別進行了實現(xiàn)，最終基于LMS算法設計實現(xiàn)了在25MHz頻率以內的條件下的五級流水線自適應濾波器。

1 緒論

1.1 數(shù)字濾波器

數(shù)字濾波技術是數(shù)字信號處理的重要分支，無論是信號的獲取、傳輸都離不開濾波技術，它對信號的有效性和安全性是至關重要的。FPGA芯片不僅包含查找表、寄存器、多路復用器和分布式塊結構，還嵌入了專用的DSP模塊，結合VHDL、Verilog等硬件描述語言，可以突破許多模擬器件所達不到的限制，非常適合做數(shù)字濾波器的設計。

1.2 自適應技術

自適應信號處理是信息科學中信號與信息處理的一個重要分支學科，它的研究正從一維到多維，從線性到非線性，從一般自適應系統(tǒng)到神經智能化自適應系統(tǒng)，所要研究的內容極為豐富。隨著數(shù)字超大規(guī)模集成(Very Large ScaleIntegration，VLSI)電路技術的發(fā)展，自適應信號處理技術在許多領域(如回波消除、色散信道的均衡、系統(tǒng)辨識、信號增強、自適應波束成形、噪聲消除及控制領域等)獲得了廣泛應用。高速有效的自適應濾波算法和可編程數(shù)字信號處理器的結合推動著自適應信號處理領域向縱深方向迅速發(fā)展。

圖1 系統(tǒng)實現(xiàn)框圖

2 系統(tǒng)框架設計

2.1 系統(tǒng)原理框圖

設計的系統(tǒng)框架如圖1所示，將AD通道1采集的信號作為干擾信號，將AD通道2采集的信號作為被傳輸?shù)挠杏眯盘枺瑢赏ǖ啦杉臄?shù)據(jù)進行移位，送至加法器，輸出混合信號，并將AD通道2采集的信號作為參考信號，送至自適應濾波器模塊，最后將自適應濾波模塊的輸出交給DA進行數(shù)模轉換輸出。

在實物連接方面，AD和DA模塊都是黑金的配套模塊，可以直接安裝在板子兩側的擴展接口上，模塊與示波器和信號發(fā)生器的連接采用BNC線。

2.2 FIR濾波器與LMS模塊

設計濾波器模塊之前，首先比較FIR濾波器和IIR濾波器。對于FIR濾波器，直接型結構很有利，所有的系數(shù)可以同時更新。而對于IIR濾波器，網(wǎng)格結構似乎很有利，因為網(wǎng)格濾波器具有較低的定點計算舍入誤差靈敏度和簡化的系數(shù)穩(wěn)定性控制能力。

針對兩種濾波器結構，分別進行了仿真測試，對比設計效果。

輸出始終為不確定態(tài)，驗證了IIR型濾波器確實有不確定性，不適合用作自適應濾波器的自適應部分。

使用FIR濾波器仿真結果正常。

本濾波器設計方案采用已知信號源，未知噪聲源，把期望信號即已知信號當作參考信號。算法總體由三個部分組成，F(xiàn)IR濾波器，比較器，自適應權值控制器。FIR濾波器工作在輸入向量x[n]上，用于生成期望響應的估計值y[n]；比較器加在FIR濾波器的輸出端，將期望響應d[n]減去其估計值，結果為誤差信號e[n]；自適應權值控制器通過包含在誤差信號中的信息來控制加到FIR濾波器上各抽頭權值增量的調整。框圖如圖2所示。

圖2 已知信號源框圖

3 Verilog編程

3.1 硬件模塊編程

原本想盡可能地提升系統(tǒng)的工作頻率，采購了采樣頻率達65MHz的AD9226模塊，但是由于DA輸出的局限與信號發(fā)生器的最高頻率25MHz的限制無法達到更高的頻率。最終仍在設計中運用了AD9226模塊。

由于AD9226的采樣方式與AN108的AD模塊不一樣，它采用的是12位有符號數(shù)采集，而本系統(tǒng)的變量均設置為8位，需進行轉換再賦值給主程序進行運算。

3.2 自適應模塊的實現(xiàn)

硬件描述代碼根據(jù)框圖編寫，使用乘法器IP核構建乘法器方式，延時單元采用移位方式，在代碼中設置的變量位數(shù)可隨時調整，由于硬件設備DA輸出的位數(shù)固定位8位無符號數(shù)，代碼中是有符號數(shù)的變量，采取把代碼中位數(shù)的設置擴展成10位來處理8位無符號數(shù)避免符號位的影響。

4 實現(xiàn)效果及性能提升

4.1 自適應濾波效果

實際波形如圖3所示：

圖3 實際波形如圖

左側圖為加法器輸出的混合信號，右側圖為濾波后信號(示波器右下角頻率與實測頻率有一定差異)

源信號：100KHz正弦波 噪聲：高斯白噪聲

4.2 流水線改善頻率特性

在未作任何改善時，系統(tǒng)的工作頻率若大于10MHz，波形會發(fā)生嚴重抖動和失真，嘗試采用添加流水線對系數(shù)進行緩存的方式來改善系統(tǒng)的頻率特性。

增加完流水線之后，系統(tǒng)可以穩(wěn)定地工作在25MHz頻率下。

引文：Meyer-Baese.Digital Signal Processing with Field Programmable Gate Arrays Third Edition,數(shù)字信號處理的FPGA實現(xiàn)：劉凌等譯，清華大學出版社，2011；Simon Haykin.Adaptive Filter Theory Fifth Edition 自適應濾波器原（第5版）：鄭寶玉等譯，電子工業(yè)出版社，2016；何賓，張艷輝，Xilinx Zynq-7000嵌入式系統(tǒng)設計與實現(xiàn)：電子工業(yè)出版社，2016；何賓，Xilinx FPGA權威設計指南：電子工業(yè)出版社；2015；夏宇聞，Verilog數(shù)字系統(tǒng)設計教程（第3版）：北京航空航天出版社，2017。