摘 要：FPGA技術(shù)在電子通信領(lǐng)域得到了越來(lái)越廣泛的應(yīng)用，并已逐漸成為電子產(chǎn)品實(shí)現(xiàn)的首選方案。FSK（Frequency Shift Keying二進(jìn)制移頻鍵控）是數(shù)字通信中使用較早的一種調(diào)制方式，它用不同頻率的載波來(lái)傳遞信號(hào)，用數(shù)字基帶信號(hào)來(lái)控制載波信號(hào)的頻率。論文詳細(xì)介紹了基于FPGA的FSK調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)，整個(gè)設(shè)計(jì)基于ALTERA公司的QuartusⅡ開(kāi)發(fā)平臺(tái)，并用Cyclone系列FPGA實(shí)現(xiàn)。經(jīng)測(cè)試，系統(tǒng)能正常工作。

關(guān)鍵詞：FPGA ；FSK；調(diào)制解調(diào)；Quartus II

FPGA不僅具有可編程門(mén)陣列的高可靠性，而且具有用戶可編程性的特點(diǎn)，這種可編程特性帶來(lái)了數(shù)字電路設(shè)計(jì)的靈巧性，在數(shù)字電路設(shè)計(jì)中起著非常重要的作用。FSK是通信傳輸中使用較早的一種調(diào)制方法。它有抵抗噪聲能力好、傳輸?shù)木嚯x比較遠(yuǎn)、傳輸?shù)恼`碼率低等特點(diǎn)。傳統(tǒng)的使用硬件手段實(shí)現(xiàn)FSK，特別是在相干解調(diào)模塊需要對(duì)其提取數(shù)字載波時(shí)，需要的設(shè)備比較復(fù)雜，而且成本較高，本文通過(guò)QuartusII 軟件平臺(tái)，采用VHDL語(yǔ)言，設(shè)計(jì)并實(shí)現(xiàn)了一種FSK調(diào)制解調(diào)系統(tǒng)。

1 系統(tǒng)整體設(shè)計(jì)

系統(tǒng)整體分為兩大部分：FSK調(diào)制和FSK解調(diào)。如下圖所示。

FSK調(diào)制包括分頻器模塊、M序列發(fā)生器模塊、選通開(kāi)關(guān)模塊。

FSK解調(diào)包括微分模塊、脈沖展寬模塊、低通濾波模塊、位同步模塊。

2 系統(tǒng)功能實(shí)現(xiàn)

（1）調(diào)制電路由分頻器模塊、M序列模塊、二選一選擇器模塊組成，選用M序列的階數(shù)為5，采用D觸發(fā)器和門(mén)電路組成，異或門(mén)為線性反饋電路，門(mén)電路和非門(mén)來(lái)保證全零時(shí)系統(tǒng)可以自動(dòng)啟動(dòng)。

（2）微分模塊使用兩個(gè)D觸發(fā)器、一個(gè)非門(mén)和一個(gè)與門(mén)來(lái)實(shí)現(xiàn)對(duì)輸入寬脈沖信號(hào)的微分功能。

（3）脈沖展寬模塊采用VHDL語(yǔ)言和電路原理圖混合輸入設(shè)計(jì)，其中計(jì)數(shù)器利用VHDL硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)。

（4）數(shù)字濾波器采用設(shè)計(jì)優(yōu)化好的FIR濾波器的IP核。FIR濾波器設(shè)計(jì)需要達(dá)到以下指標(biāo)：低通濾波，Blackman窗函數(shù)，37階濾波器，采樣頻率為1.0E7Hz，截止頻率為200KHz，8位輸入數(shù)據(jù)位寬。通過(guò)使用MATLAB中的simulink進(jìn)行仿真，當(dāng)?shù)玫秸_的仿真結(jié)果的時(shí)候，再利用DSP Builder將仿真電路轉(zhuǎn)換為Quartus II可以識(shí)別的VHDL文件。

（5）位同步模塊主要由分頻器、鑒相器、雙向計(jì)數(shù)器和多路選擇器構(gòu)成，采用基于鎖相環(huán)的位同步提取方法，能較快的提取位同步時(shí)鐘，設(shè)計(jì)簡(jiǎn)單。

（6）系統(tǒng)集成測(cè)試波形如圖所示，經(jīng)仿真分析，判決輸出Signalout與發(fā)送基帶信號(hào)M_sequence一致。

3 總結(jié)

本文通過(guò)QuartusII 軟件平臺(tái)，采用VHDL語(yǔ)言和電路圖相結(jié)合，設(shè)計(jì)并實(shí)現(xiàn)了移頻鍵控、過(guò)零檢測(cè)、位同步、碼再生等功能，利用DSP Builder實(shí)現(xiàn)了FIR數(shù)字低通濾波器，提高了系統(tǒng)設(shè)計(jì)質(zhì)量，縮短了設(shè)計(jì)周期。

參考文獻(xiàn)：

[1]王金名.數(shù)字系統(tǒng)設(shè)計(jì)與Verilog HDL[M].北京：電子工業(yè)出版社，2011.1.

[2]應(yīng)亞萍，徐建鳳，陳婉君. 2FSK調(diào)制解調(diào)系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)[J].浙江工業(yè)大學(xué)學(xué)報(bào)，2010：283-285.

[3]劉貴生，林基明，樊孝明. 基于FPGA的單穩(wěn)態(tài)脈沖展寬電路的設(shè)計(jì)與實(shí)現(xiàn)[J].桂林電子科技大學(xué)學(xué)報(bào)，2005：343-346.

作者簡(jiǎn)介：耿家國(guó)（1965-），男， 漢族， 山東東營(yíng)人，大專(zhuān)，工程師。