于曉慶,王景琰

(1.中國(guó)電子科技集團(tuán)公司第五十四研究所，河北 石家莊 050081； 2.中國(guó)人民解放軍32069部隊(duì)天津軍事代表室，天津 300211)

0 引言

隨著社會(huì)高速發(fā)展，人們對(duì)電子信息技術(shù)越來越依賴，目前數(shù)據(jù)采集技術(shù)在移動(dòng)通信、遙測(cè)、雷達(dá)等領(lǐng)域有著非常重要的應(yīng)用，傳統(tǒng)的數(shù)據(jù)采集都是采集信號(hào)如：電壓、電流、振動(dòng)等相應(yīng)的信號(hào)，一般應(yīng)用在產(chǎn)品或小型系統(tǒng)中，具有不易集成、資源多以及利用率低等[1-2]特點(diǎn)。而大型系統(tǒng)數(shù)據(jù)傳輸與采集具有資源多、功能復(fù)雜以及性能強(qiáng)大等特點(diǎn)，當(dāng)前大型系統(tǒng)數(shù)據(jù)傳輸具有以下要求：

① 各功能信息要統(tǒng)一與服務(wù)器建立數(shù)據(jù)交互，便于遠(yuǎn)程執(zhí)行操作；

② 與服務(wù)器建立網(wǎng)絡(luò)通信模式，建立高效的數(shù)據(jù)傳輸方案。

傳統(tǒng)數(shù)據(jù)傳輸無法滿足大型工程領(lǐng)域技術(shù)要求。如何采用一種高效、靈活的解決方案，優(yōu)化目前數(shù)據(jù)傳輸機(jī)制，重要性不言而喻，為了滿足大型系統(tǒng)對(duì)數(shù)據(jù)傳輸?shù)囊螅O(shè)計(jì)了一種綜合信息處理平臺(tái)，實(shí)現(xiàn)了功能信息與服務(wù)器之間統(tǒng)一管理及處理的數(shù)據(jù)交互過程，最后在工程實(shí)踐中驗(yàn)證了該平臺(tái)的可行性。

1 總體設(shè)計(jì)

根據(jù)系統(tǒng)信息傳輸機(jī)制，綜合信息處理平臺(tái)主要包括兩部分：背板設(shè)計(jì)和監(jiān)控平臺(tái)，具體設(shè)計(jì)方案如圖1所示。具體實(shí)現(xiàn)過程：通用機(jī)箱背板主要是將各功能控制單元信息均采用PXI總線方式匯集背板上，在機(jī)箱背板預(yù)留一個(gè)插槽集合各功能控制單元與監(jiān)控平臺(tái)通信。監(jiān)控平臺(tái)主要完成信息集合、解析、控制及分發(fā)等功能。信息轉(zhuǎn)發(fā)就是集合功能控制單元的工作狀態(tài)以及業(yè)務(wù)信息，并將這些信息統(tǒng)一網(wǎng)絡(luò)傳輸至服務(wù)器；控制就是接收服務(wù)器下發(fā)的控制指令識(shí)別相應(yīng)代號(hào)，解析處理后轉(zhuǎn)發(fā)給各功能控制單元。

圖1 綜合信息處理平臺(tái)

根據(jù)通用機(jī)箱監(jiān)控平臺(tái)功能及性能指標(biāo)，硬件設(shè)計(jì)框架采用DSP+FPGA處理架構(gòu)，實(shí)現(xiàn)低功耗、高實(shí)時(shí)性及高穩(wěn)定性的監(jiān)控平臺(tái)。DSP具有強(qiáng)大的數(shù)據(jù)處理能力和豐富的外設(shè)接口，主要用于數(shù)據(jù)解析以及與計(jì)算機(jī)軟件實(shí)現(xiàn)信息管理、資源共享和遠(yuǎn)程監(jiān)控等功能。FPGA具有系統(tǒng)級(jí)的用戶可編程及并行處理能力，滿足監(jiān)控平臺(tái)的多通道并行數(shù)據(jù)交互功能。

TMS320C6455是TI公司近年推出的一款面向高端用戶的定點(diǎn)數(shù)字信號(hào)處理器，其主頻最高為1.2 GHz，內(nèi)部集成的千兆以太網(wǎng)MAC支持4種以太網(wǎng)媒體接口：MII、RMII、GMII和RGMII。其中MII支持10 M和100 M的操作；RMII是簡(jiǎn)化的MII接口，同樣支持10 M和100 M的總線接口速度；GMII是千兆網(wǎng)的MII接口。TMS320C6455的高速數(shù)據(jù)處理能力及千兆以太網(wǎng)接口非常適合監(jiān)控平臺(tái)的設(shè)計(jì)[3-5]。

FPGA采用Xilinx公司最新高性能Kintex-7系列的XC7K325T，它基于28nm技術(shù)，有著高通用性、高性能以及低功耗等特點(diǎn)[6-10]，內(nèi)部支持LTE、WiMAX、WCDMA以及PCIExpress等多種傳播接口[11-13]。另外，Xilinx公司提供了一體化的設(shè)計(jì)平臺(tái)，可縮短項(xiàng)目開發(fā)周期，便于用戶開發(fā)，滿足監(jiān)控平臺(tái)的設(shè)計(jì)需求[7]。

2 硬件設(shè)計(jì)

2.1 背板設(shè)計(jì)

通用機(jī)箱背板主要由標(biāo)準(zhǔn)PXI插卡區(qū)、時(shí)鐘卡區(qū)、電源區(qū)以及監(jiān)控平臺(tái)區(qū)組成。標(biāo)準(zhǔn)PXI插卡區(qū)主要插入各單元板卡，最多支持16個(gè)；電源區(qū)主要給各單元板卡提供電源；時(shí)鐘區(qū)主要給各單元板卡提供信號(hào)；背板硬件設(shè)計(jì)如圖2所示。

圖2 背板硬件設(shè)計(jì)

J1、J2均采用PXI標(biāo)準(zhǔn)定義，其中，J1按照PXI規(guī)范進(jìn)行電氣連接，J2插件引腳實(shí)現(xiàn)自定義，各單元信息通過PXI與監(jiān)控平臺(tái)可靠傳輸。

2.2 監(jiān)控平臺(tái)設(shè)計(jì)

監(jiān)控平臺(tái)硬件設(shè)計(jì)主要由DSP模塊、FPGA模塊和PXI模塊組成，F(xiàn)PGA模塊主要負(fù)責(zé)集合各功能模塊的信息；DSP模塊主要完成信息解析、處理過程；PXI模塊匯集各單元的數(shù)據(jù)交互接口，監(jiān)控平臺(tái)硬件設(shè)計(jì)框架如圖3所示。

圖3 監(jiān)控平臺(tái)硬件設(shè)計(jì)

TMS320C6455的EMIFA接口時(shí)鐘頻率可達(dá)300 MHz，可連接外部存儲(chǔ)器或其他外設(shè)。本平臺(tái)通過EMIFA接口外接1片16 MB的NOR FLASH，在CE2地址空間內(nèi)實(shí)現(xiàn)代碼的存儲(chǔ)；EMIFA接口同時(shí)還和FPGA內(nèi)的FIFO相連，使FPGA內(nèi)的FIFO間映射到DSP的CE3地址空間，CE3控制FPGA端的FIFO[13]。

控制信號(hào)線：在FPGA內(nèi)部和DSP相連的是一個(gè)輸出FIFO，它的片選信號(hào)、時(shí)鐘信號(hào)和寫使能信號(hào)分別對(duì)應(yīng)于TMSC6455的信號(hào)EMA_CE3、EMA_CLK和EMA_WE信號(hào)；而讀使能信號(hào)由EMA_OE、EMA_CE3和EMA_CLK共同產(chǎn)生，因?yàn)镋MIA的每一個(gè)讀時(shí)序包含多個(gè)EMA_CLK時(shí)鐘周期，在EMA_OE有效電平期間，F(xiàn)IFO的讀使能信號(hào)只能持續(xù)一個(gè)時(shí)鐘周期，否則多個(gè)數(shù)據(jù)將被讀出[4]。

通過外擴(kuò)的ET1011C PHY芯片及TMS320C6455片內(nèi)的EMAC/MDIO模塊，可以快速地實(shí)現(xiàn)OSI模型中數(shù)據(jù)鏈路層和物理層的功能[7]。ET1011C PHY芯片是千兆以太網(wǎng)物理層自適應(yīng)收發(fā)器，支持IEEE802.3標(biāo)準(zhǔn)，提供RGMII、GMII、MII、RTBI和TBI接口，能夠與TMS320C6455中的EMAC/MDIO模塊無縫連接，支持10/100/1000 Mb/s全雙工數(shù)據(jù)傳輸。主要接口信號(hào)包括時(shí)鐘、控制和監(jiān)測(cè)信號(hào)與數(shù)據(jù)總線[14,18]。

監(jiān)控平臺(tái)電源采用5 V供電，經(jīng)過多種電源芯片輸出3.3 V,1.2 V,2.5 V,1.8 V,1 V,DSP和FPGA芯片供電分別采用獨(dú)立電源，利用電壓可靠及調(diào)試，具體電源設(shè)如圖4所示。

圖4 監(jiān)控平臺(tái)電源設(shè)計(jì)

3 軟件設(shè)計(jì)

DSP軟件設(shè)計(jì)采用TI的集成開發(fā)環(huán)境CCS5.4，DSP軟件配合FPGA上的FIFO一起控制信號(hào)的采集和數(shù)據(jù)的實(shí)時(shí)處理。軟件實(shí)現(xiàn)功能分3部分：系統(tǒng)初始化、EDMA傳輸控制和中斷服務(wù)程序。

FPGA模塊軟件設(shè)計(jì)采用Vivado開發(fā)環(huán)境，軟件實(shí)現(xiàn)分3部分：與DSP通信接口、多單元FIFO緩沖存儲(chǔ)器和地址譯碼。

監(jiān)控平臺(tái)將數(shù)據(jù)信息分為控制信息和業(yè)務(wù)信息2種，監(jiān)測(cè)平臺(tái)軟件設(shè)計(jì)主要實(shí)現(xiàn)各功能板卡并行與計(jì)算機(jī)應(yīng)用軟件之間的數(shù)據(jù)信息交互。具體實(shí)現(xiàn)工作流程：計(jì)算機(jī)應(yīng)用軟件按照軟件接口協(xié)議通過監(jiān)控平臺(tái)給各單元板卡下發(fā)配置地址指令，監(jiān)控平臺(tái)通過配置地址指令將配置地址與單元板卡槽位號(hào)建立對(duì)應(yīng)表，計(jì)算機(jī)下發(fā)控制命令時(shí)監(jiān)控平臺(tái)根據(jù)地址映射關(guān)系將控制命令轉(zhuǎn)發(fā)給各單元板卡，各單元模塊收到指令的信息進(jìn)行判斷，產(chǎn)生回執(zhí)，表明已收到相關(guān)信息正確性；各功能單元將上報(bào)的業(yè)務(wù)信息按地址映射匯總到監(jiān)控平臺(tái)，監(jiān)控平臺(tái)通過網(wǎng)絡(luò)通信組播模式將業(yè)務(wù)信息轉(zhuǎn)發(fā)給計(jì)算機(jī)軟件，具體實(shí)現(xiàn)流程如圖5和圖6所示。

圖5 監(jiān)控平臺(tái)控制命令工作流程

圖6 監(jiān)控平臺(tái)業(yè)務(wù)信息工作流程

在FPGA內(nèi)部開辟N路FIFO_RX/TX接收模塊，設(shè)置FIFO空間為64 KB，通過DSP控制線對(duì)N路FIFO進(jìn)行讀寫操作。各單元板卡信息并行寫入對(duì)應(yīng)FIFO_RX接收模塊中，當(dāng)FIFO_RX接收模塊中有數(shù)據(jù)時(shí)，對(duì)應(yīng)FIFO模塊產(chǎn)生一個(gè)信號(hào)，DSP實(shí)時(shí)讀取信號(hào)狀態(tài)，當(dāng)判斷FIFO有數(shù)據(jù)時(shí)，首先按照軟件協(xié)議判別幀頭是否為有效數(shù)據(jù)幀，然后依據(jù)信息長(zhǎng)度將信息內(nèi)容存儲(chǔ)在DSP外擴(kuò)的SDRAM中，信息長(zhǎng)度依次遞減，當(dāng)信息長(zhǎng)度減為零，即接收完整信息幀，啟動(dòng)網(wǎng)絡(luò)數(shù)據(jù)傳輸將信息轉(zhuǎn)發(fā)給服務(wù)器，其余FIFO模塊按照上述過程依次執(zhí)行。

監(jiān)控平臺(tái)在接收服務(wù)器指令時(shí)，首先按照協(xié)議判斷是否為有效幀，依據(jù)數(shù)據(jù)類別判斷是自身信息還是轉(zhuǎn)發(fā)給單元板卡信息，如自身信息執(zhí)行自身操作；如轉(zhuǎn)發(fā)給單元板卡信息，判斷地址映射對(duì)應(yīng)表，將控制信息寫入FPGA的FIFO_TX模塊，F(xiàn)IFO_TX按照讀寫時(shí)序?qū)⑿畔l(fā)至各單元板卡，統(tǒng)一與服務(wù)器進(jìn)行網(wǎng)絡(luò)通信。

4 功能驗(yàn)證

綜合信息處理平臺(tái)測(cè)試性能以監(jiān)控平臺(tái)采集各單元板卡業(yè)務(wù)信息數(shù)據(jù)包為傳輸基礎(chǔ)，測(cè)試綜合信息處理平臺(tái)網(wǎng)絡(luò)通信的傳輸穩(wěn)定性。本文采用的以太網(wǎng)數(shù)據(jù)包傳輸協(xié)議是在標(biāo)準(zhǔn)802.3以太網(wǎng)協(xié)議幀格式的基礎(chǔ)上，采用UDP協(xié)議數(shù)據(jù)傳輸。

將綜合信息處理平臺(tái)集成在通用機(jī)箱，通過母板插槽區(qū)接入16塊單元板卡，以16塊單元板卡信息地址、業(yè)務(wù)信息的周內(nèi)秒及校驗(yàn)為判斷數(shù)據(jù)包傳輸準(zhǔn)確性的依據(jù)，通過監(jiān)控平臺(tái)轉(zhuǎn)發(fā)給服務(wù)器，服務(wù)器進(jìn)行數(shù)據(jù)存儲(chǔ)，經(jīng)長(zhǎng)期拷機(jī)驗(yàn)證分析數(shù)據(jù)得到如下結(jié)論：監(jiān)控平臺(tái)能夠最大數(shù)傳信息達(dá)到800 MB左右，基本接近千兆以太網(wǎng)數(shù)據(jù)傳輸速率的80%；業(yè)務(wù)數(shù)據(jù)傳輸成功率為99.9%；控制指令傳輸成功率為99.9%；業(yè)務(wù)數(shù)據(jù)傳輸延遲為≤20 μs，均滿足系統(tǒng)指標(biāo)要求。相對(duì)于傳統(tǒng)監(jiān)控單元，提高了系統(tǒng)傳輸速度、集成性。

5 結(jié)束語(yǔ)

本文介紹了一種綜合信息處理平臺(tái)設(shè)計(jì)方案，對(duì)機(jī)箱母板設(shè)計(jì)，在TMS320C6455+XC7K325T硬件平臺(tái)設(shè)計(jì)架構(gòu)下開發(fā)相應(yīng)軟件程序，經(jīng)長(zhǎng)期調(diào)試拷機(jī)驗(yàn)證滿足系統(tǒng)指標(biāo)要求。最后證明了所設(shè)計(jì)的綜合信息處理平臺(tái)可行且具有時(shí)效性、正確性和穩(wěn)定性，在實(shí)際應(yīng)用中能夠?qū)卧蹇ê头?wù)器之間進(jìn)行統(tǒng)一管理，建立統(tǒng)一傳輸信息機(jī)制，對(duì)相關(guān)的工程領(lǐng)域具有重要的應(yīng)用價(jià)值。