金鑫，張樂平，羅鴻軒，胡珊珊

(南方電網(wǎng)科學(xué)研究院有限責(zé)任公司，廣州 510080)

0 引 言

波通信因其無(wú)需布線，信道免維護(hù)等優(yōu)勢(shì)，成為用電信息采集領(lǐng)域首選的本地通信方案，在已經(jīng)建設(shè)的用電信息采集項(xiàng)目中占據(jù)了主導(dǎo)地位。隨著多年的建設(shè)與運(yùn)維，載波通信的缺陷也逐步突顯出來。主要表現(xiàn)為窄帶載波通信整體技術(shù)落后，通信協(xié)議規(guī)范混亂封閉。直接導(dǎo)致通信速率低，設(shè)備在線率低，難以支撐對(duì)通信速率和實(shí)時(shí)性要求高的實(shí)時(shí)費(fèi)控、負(fù)荷管理等新興業(yè)務(wù)需求。另外由于通信協(xié)議的私有化，導(dǎo)致通信設(shè)備廠家利益固化，嚴(yán)重阻礙了新技術(shù)在載波通信領(lǐng)域的運(yùn)用。為了打破現(xiàn)有利益格局，提升用電信息采集領(lǐng)域的整體技術(shù)水準(zhǔn)，近期國(guó)內(nèi)相關(guān)機(jī)構(gòu)加快了對(duì)低壓電力線寬帶載波通信技術(shù)的研究步伐和市場(chǎng)布局，發(fā)表了相關(guān)技術(shù)標(biāo)準(zhǔn)[1-2]。標(biāo)準(zhǔn)規(guī)定了低壓電力線寬帶載波通信系統(tǒng)由物理層、MAC層和網(wǎng)絡(luò)層構(gòu)成，每一層都制定了嚴(yán)密詳細(xì)的技術(shù)標(biāo)準(zhǔn)與通信規(guī)范。在物理層，對(duì)來自MAC層的幀控制數(shù)據(jù)和載荷數(shù)據(jù)采用了不同的信道編碼技術(shù)。如圖1所示，發(fā)射端物理層對(duì)幀控制數(shù)據(jù)完成Turbo編碼、信道交織及分集拷貝等功能，對(duì)載荷數(shù)據(jù)完成擾碼、Turbo編碼、信道交織和ROBO交織功能。經(jīng)過信道編碼后的碼字流被送入星座映射器、IFFT模塊、循環(huán)前綴和加窗模塊、正交調(diào)制模塊和前導(dǎo)插入模塊等，并被耦合到低壓電力線上。

隨著寬帶載波通信規(guī)范的建立發(fā)布，寬帶芯片廠家、通信模塊廠家以及寬帶載波通信規(guī)范發(fā)布督導(dǎo)部門都要面臨對(duì)標(biāo)檢測(cè)的問題。窄帶載波由于技術(shù)標(biāo)準(zhǔn)、通信協(xié)議缺乏統(tǒng)一的標(biāo)準(zhǔn)規(guī)范，傳統(tǒng)的載波檢測(cè)方案?jìng)?cè)重于載波通信收發(fā)性能的檢測(cè)，設(shè)計(jì)了發(fā)射頻率、功率、頻率偏移、接收靈敏度等技術(shù)指標(biāo)。忽略了載波通信模塊交互協(xié)議、組網(wǎng)能力等指標(biāo)的考核。測(cè)試中使用被測(cè)載波通信模塊作為測(cè)試用通信信號(hào)的發(fā)起方，既是被測(cè)對(duì)象又是測(cè)試設(shè)備，使得測(cè)試結(jié)論缺乏公正性，而且難以真實(shí)反映被測(cè)對(duì)象的技術(shù)水準(zhǔn)。

圖1 系統(tǒng)模型

為了開展獨(dú)立、客觀的寬帶載波評(píng)測(cè)，需要進(jìn)行寬帶載波標(biāo)準(zhǔn)信號(hào)與協(xié)議生成設(shè)備的研發(fā)。寬帶載波標(biāo)準(zhǔn)信號(hào)由其物理層實(shí)現(xiàn)架構(gòu)決定的，鏈路層、應(yīng)用層報(bào)文的檢測(cè)同樣需要物理層電路最終實(shí)現(xiàn)，進(jìn)行寬帶載波物理層實(shí)現(xiàn)研究顯得尤為重要。文中對(duì)低壓電力線寬帶載波通信系統(tǒng)發(fā)射端物理層技術(shù)進(jìn)行了深入研究，參考相關(guān)技術(shù)規(guī)范，詳細(xì)制定了物理層各模塊的實(shí)現(xiàn)方案，并在FPGA上進(jìn)行了驗(yàn)證。文中的其余部分，將對(duì)物理層各模塊的結(jié)構(gòu)、工作原理和主要模塊的FPGA實(shí)現(xiàn)方案進(jìn)行詳細(xì)介紹。

1 發(fā)射端物理層結(jié)構(gòu)

在寬帶載波通信模塊的發(fā)射端，MAC層對(duì)幀控制數(shù)據(jù)、載荷數(shù)據(jù)分開處理，生成的協(xié)議數(shù)據(jù)單元被送往物理層。幀控制數(shù)據(jù)完成Turbo編碼、信道交織和分集拷貝，載荷數(shù)據(jù)完成白化、Turbo編碼、信道交織和ROBO交織，之后都被輸入星座映射模塊，輸出的復(fù)信號(hào)進(jìn)行串并變換后，被送入IFFT模塊，轉(zhuǎn)換成時(shí)域信號(hào)，然后添加循環(huán)前綴，并進(jìn)行加窗處理，最終生成物理層突發(fā)幀進(jìn)入模擬前端，該突發(fā)幀被稱為協(xié)議分組數(shù)據(jù)單元PPDU。

PPDU突發(fā)幀的格式如圖2所示，它由前導(dǎo)符號(hào)、幀控制符號(hào)和載荷數(shù)據(jù)符號(hào)構(gòu)成。

圖2 物理幀結(jié)構(gòu)

來自MAC層的幀控制信息和載荷數(shù)據(jù)經(jīng)過白化、Turbo編碼、交織等處理后，被送入串并變換和星座映射，輸出的復(fù)信號(hào)按規(guī)定的規(guī)則被映射到子載波上，形成1 024個(gè)頻域數(shù)據(jù)，經(jīng)過IFFT變換后，插入循環(huán)前綴并進(jìn)行加窗處理后，形成OFDM符號(hào)，如圖3所示。循環(huán)前綴由滾降間隔、保護(hù)間隔組成。

圖3 OFDM符號(hào)結(jié)構(gòu)

針對(duì)發(fā)送端產(chǎn)生前導(dǎo)序列符號(hào)、控制符號(hào)和載荷數(shù)據(jù)符號(hào)所需要的各個(gè)處理模塊，下文將作詳細(xì)介紹。

2 發(fā)射端物理層模塊功能及算法實(shí)現(xiàn)

2.1 白化

數(shù)字信號(hào)序列中出現(xiàn)長(zhǎng)0或長(zhǎng)1序列時(shí)，容易使信號(hào)的同步信息丟失、造成錯(cuò)碼，白化是一種不增加數(shù)據(jù)冗余而擾亂信號(hào)、改變數(shù)字信號(hào)的統(tǒng)計(jì)特性、使其近似于白噪聲統(tǒng)計(jì)特性的一種信號(hào)編碼技術(shù)[3]。白化序列用如下公式(1)基于m序列發(fā)生器的線性移位寄存器產(chǎn)生：

S(x)=x10+x3+1

(1)

移位寄存器的各初始值為1，每輸入一個(gè)數(shù)據(jù)，移位寄存器左移一位，其運(yùn)算過程可用圖4來說明。

圖4 數(shù)據(jù)白化實(shí)現(xiàn)過程

2.2 Turbo編碼器

Turbo編碼器由分量編碼器、交織器、刪余器和復(fù)用器構(gòu)成，如圖5所示。

圖5 Turbo編碼器的組成

本文中的Turbo編碼采用二次迭代結(jié)構(gòu)，把第一次迭代結(jié)束對(duì)應(yīng)的末狀態(tài)作為第二次迭代的初始狀態(tài)，輸入數(shù)據(jù)進(jìn)行第二次迭代編碼。經(jīng)過兩輪編碼后的輸出數(shù)據(jù)，與經(jīng)典的一輪編碼輸出相比，具有更好的糾錯(cuò)性能。同時(shí)，為了降低編碼造成的冗余，將編碼器輸出的校驗(yàn)信息位經(jīng)過打孔刪除。各個(gè)子模塊的編碼過程詳細(xì)介紹如下。

2.2.1 分量編碼器模塊

分量編碼器BMQ1和BMQ2使用8狀態(tài)編碼器，其架構(gòu)圖如圖6所示，輸入數(shù)據(jù)流的前兩個(gè)比特位分別映射到u1、u2，類似2比特的串并編碼，在一次編碼中，每一對(duì)比特位對(duì)應(yīng)輸出一個(gè)校驗(yàn)位。

圖6 分量編碼器架構(gòu)

每個(gè)成員分量編碼器具體編碼過程如下：

第1步：初始化寄存器的初始狀態(tài)R0=[R01,R02,R03] =[0,0,0]；

第2步：依次輸入信息位(被送入編碼器2的是交織后的數(shù)據(jù))，直到數(shù)據(jù)輸入結(jié)束，編碼末狀態(tài)記為RN=[RN1,RN2,RN3];

物理塊字節(jié)數(shù)為520和16時(shí)：

物理塊字節(jié)數(shù)為136時(shí)：

2.2.2 Turbo交織模塊

將原始未打亂順序的數(shù)據(jù)經(jīng)過Turbo交織器后輸入編碼器2。每2比特為一組來進(jìn)行Turbo交織，不同的交織模式參數(shù)不同，具體交織參數(shù)由表1定義，包括三種情況。

表1 Turbo交織的參數(shù)

Turbo交織的地址映射定義如下列公式(2)：

A(x)=mod((S(mod(x,N)+1)-(fix((x)/N))×N+L),L);

(2)

S(·)是一個(gè)查找表，用FPGA實(shí)現(xiàn)時(shí)可以存儲(chǔ)在FPGA的ROM中，方便讀取。

2.2.3 刪余模塊

刪余模塊根據(jù)所需編碼效率，對(duì)Turbo編碼后的數(shù)據(jù)比特經(jīng)過打孔模塊，即做相應(yīng)的打孔處理來提升編碼效率。

只對(duì)校驗(yàn)位做打孔處理，信息位不做打孔處理，對(duì)分量編碼器BMQ1、BMQ2輸出的奇偶校驗(yàn)位進(jìn)行打孔，去除多余數(shù)據(jù)，并且不改變其原始輸出順序存放到緩存中，從而提升編碼效率。打孔模式支持兩種模式, 1/2碼率模式，即校驗(yàn)位全部輸出，高冗余，強(qiáng)糾錯(cuò)；16/18模式，即16位信息位+2位校驗(yàn)位，降低冗余度，適合在信道環(huán)境良好的條件，提高傳輸效率。

2.3 分集拷貝

分集拷貝技術(shù)用在幀控制符號(hào)中，用它來對(duì)抗頻率選擇性衰落信道有較好的效果。由于幀控制信息中包含載荷數(shù)據(jù)的調(diào)制信息、拷貝次數(shù)、編碼信息等重要信息，用分集拷貝技術(shù)可以加強(qiáng)傳輸?shù)目煽啃浴?/p>

分集拷貝規(guī)定了怎樣將256比特的輸入數(shù)據(jù)按照分集拷貝的規(guī)定將其拷貝到對(duì)應(yīng)的頻域子載波上。假設(shè)選用頻段0中的子載波編號(hào)為80到490的411個(gè)子載波來傳輸幀控制數(shù)據(jù)，共有四個(gè)幀控制符號(hào)，其中采用的調(diào)制方式是QPSK。I路數(shù)據(jù)的第一個(gè)符號(hào)的幀控制是直接按照原始輸入順序?qū)⑤斎霐?shù)據(jù)拷貝到所相應(yīng)的子載波上；Q路數(shù)據(jù)的第一個(gè)符號(hào)則是將原始數(shù)據(jù)加上一個(gè)128的偏置，再拷貝到所對(duì)應(yīng)的子載波上去。換句話說，便是那些按照順序在相應(yīng)有效子載波上填充的比特的編號(hào)是(c+128) mod 256, 其中，0到255是屬于c值的取值。對(duì)于I路的第二個(gè)符號(hào)的幀控制數(shù)據(jù)，相較于第一個(gè)符號(hào)的幀控制上I路的128的偏置，在此處的偏置是192，也就是輸入的256比特會(huì)相應(yīng)的加上192的偏置，然后再拷貝到所匹配的載波上；其Q路輸入的256比特加上264的偏置，拷貝到對(duì)應(yīng)的載波上。對(duì)于第三個(gè)符號(hào)的幀控制，I路和Q路加的偏置分別是160、32，對(duì)第四個(gè)符號(hào)的幀控制，I路和Q路加的偏置分別為96和224。

2.4 ROBO交織

2.4.1 交織原理

ROBO交織是一種頻率分集技術(shù)，它將同一路信號(hào)調(diào)制在不同的子載波上，在接收端將不同子載波上的同一信號(hào)進(jìn)行合并處理，從信號(hào)冗余帶來信號(hào)的處理增益，可以提高抗信道衰落能力ROBO交織原理如圖7所示。

采用類似“循環(huán)前綴”的ROBO交織方式，將載荷數(shù)據(jù)進(jìn)行擴(kuò)充，擴(kuò)充的方式與拷貝次數(shù)、碼率、調(diào)制方式相關(guān)，具有分集能力與魯棒性。傳統(tǒng)的ROBO交織技術(shù)，根據(jù)通信條件與通信距離選擇適合的ROBO交織模式；本文的ROBO交織模式，用循環(huán)移位參數(shù)Cyclicshift和倒置變量NumberBitsShift來選擇，其取值與所想達(dá)到的拷貝次數(shù)與數(shù)據(jù)調(diào)制方式有關(guān)，避免了同一數(shù)據(jù)信息在同一個(gè)子信道上發(fā)送的情況，避免了傳統(tǒng)ROBO交織方式循環(huán)移位參數(shù)不變?cè)斐尚阅茌^差的缺點(diǎn)，增強(qiáng)了載荷數(shù)據(jù)的抗信道衰落能力。對(duì)于系統(tǒng)的不穩(wěn)定具有更強(qiáng)的魯棒性。

圖7 ROBO交織原理

2.4.2 ROBO交織實(shí)現(xiàn)過程

首先根據(jù)數(shù)據(jù)信道類型，選擇ROBO交織模式和拷貝次數(shù)，然后對(duì)輸入復(fù)信號(hào)進(jìn)行拷貝和OFDM調(diào)制。最后一個(gè) OFDM 符號(hào)，如果子載波不滿，還需要進(jìn)行填充。

在ROBO 交織算法中，定義了循環(huán)移位參數(shù)Cyclicshift和倒置變量NumberBitsShift，其大小由最后一個(gè) OFDM 符號(hào)中的數(shù)據(jù)比特?cái)?shù)與每段比特?cái)?shù)的倍數(shù)大小來決定。ROBO交織實(shí)現(xiàn)流程如圖8所示。

具體步驟如下：

步驟1：根據(jù)實(shí)際要求選擇交織模式；

步驟2：計(jì)算OFDM符號(hào)數(shù)：根據(jù)實(shí)際可用載波數(shù)一個(gè)符號(hào)所含比特?cái)?shù)，BitsPerSymbol=BPC×Ncarrier_robo，計(jì)算所需OFDM符號(hào)個(gè)數(shù)Nofdm=Nraw/BitsPerSymbol,Nraw為前面信道交織輸出的數(shù)據(jù)，即進(jìn)入ROBO交織的數(shù)據(jù)；

圖8 ROBO交織流程圖

步驟3：將一個(gè)OFDM符號(hào)分成若干個(gè)Segment， 每個(gè)Segment所含比特?cái)?shù)，BitsInSegment與調(diào)制方式有關(guān)，BitsInSegment=BPC×CarriersInsegment，CarriersInSegment為每個(gè)Segment所含的子載波數(shù)，最后一個(gè)OFDM符號(hào)如果不完整，ROBO交織通過補(bǔ)充數(shù)據(jù)使載波充分利用；

步驟4：當(dāng)最后一個(gè) OFDM 符號(hào)的有用子載波不滿時(shí)，對(duì)一部分?jǐn)?shù)據(jù)Npad進(jìn)行拷貝填充，使最后一個(gè) OFDM 符號(hào)被填滿；

步驟5：計(jì)算循環(huán)移位參數(shù)Cyclicshift，該參數(shù)與拷貝數(shù)據(jù)時(shí)需要復(fù)制的比特序列長(zhǎng)度相關(guān)，由于每次拷貝的數(shù)據(jù)內(nèi)容都不相同，避免了同一數(shù)據(jù)信息在同一個(gè)子信道上發(fā)送的情況;

步驟6：進(jìn)行ROBO映射，依據(jù)Ncopies和移位參數(shù)Cyclicshift，計(jì)算交織映射輸出。

2.5 加窗

由于有用子載波數(shù)比較少，OFDM 符號(hào)的帶外輻射功率較大，為了使帶外功率譜密度下降得更快，對(duì) OFDM 符號(hào)采用了加窗技術(shù)。時(shí)域相乘等效于頻域卷積。窗函數(shù)定義如公式(3)所示。

wrise[n]=

(3)

具體重疊圖如圖9所示。

圖9 加窗示意圖

3 發(fā)射端物理層主要模塊在FPGA上的實(shí)現(xiàn)

3.1 Turbo交織器模塊

交織器是Turbo編碼的核心，此處主要分析其實(shí)現(xiàn)。交織器可以將突發(fā)長(zhǎng)序列錯(cuò)誤離散化，降低因突發(fā)錯(cuò)誤帶來的影響。實(shí)現(xiàn)原理是：通過按照一定的規(guī)律打亂輸入數(shù)據(jù)的輸入順序，可以減少序列中連續(xù)相同碼子之間的相關(guān)性，也降低誤碼率，該部分也稱為地址映射模塊[4]。具體硬件實(shí)現(xiàn)為：將輸入數(shù)據(jù)復(fù)制成相同的兩份，第一份直接經(jīng)過 RSC 編碼器 1，輸出校驗(yàn)位p，第二分?jǐn)?shù)據(jù)先經(jīng)過交織器打亂順序后再輸入RSC 編碼器 2，將校驗(yàn)位q輸出。交織器結(jié)構(gòu)圖如下圖10所示。

圖10 交織塊產(chǎn)生結(jié)構(gòu)圖

因?yàn)榻豢棽糠质钦麄€(gè)數(shù)據(jù)的順序打亂所以需要等待輸入數(shù)據(jù)完全輸入結(jié)束方可進(jìn)行，此時(shí)應(yīng)該利用存儲(chǔ)單元將輸入的碼塊存儲(chǔ)到存儲(chǔ)起來，具體由兩塊雙端口 ram 組成，寫地址發(fā)生器則用于控制輸入數(shù)據(jù)的寫入，輸入的數(shù)據(jù)連續(xù)寫入到兩個(gè)RAM中，并且FIFO 中記錄此塊數(shù)據(jù)的長(zhǎng)度，塊長(zhǎng)度的值傳入讀地址發(fā)生器，按照前面所述Turbo 編碼的內(nèi)交織規(guī)則產(chǎn)生交織的樣式，讀地址發(fā)生器根據(jù)該此樣式和前文所述的地址映射規(guī)則計(jì)算出交織序列的交織地址，并將該地址作為存儲(chǔ)單元的讀地址，從存儲(chǔ)器中讀取數(shù)據(jù)并最終生成交織后的序列。

其中讀地址發(fā)生器的設(shè)計(jì)是核心，一種方法是根據(jù)映射規(guī)則在FPGA實(shí)時(shí)計(jì)算，這樣會(huì)造成時(shí)間成本與計(jì)算成本的增加，在程序邏輯比較復(fù)雜時(shí)FPGA進(jìn)行時(shí)序綜合時(shí)會(huì)引起時(shí)延差，時(shí)鐘頻率很高時(shí)會(huì)引起程序工作不穩(wěn)定;另一種方法是利用MATLAB平臺(tái)，根據(jù)映射規(guī)則算出交織地址，將地址存儲(chǔ)在ROM表中，通過順序讀表實(shí)現(xiàn)地址交織[5-6]。由于MATLAB平臺(tái)計(jì)算簡(jiǎn)單，省去了大段的程序設(shè)計(jì)，使整個(gè)設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)單，運(yùn)算快速，并且不會(huì)造成系統(tǒng)不穩(wěn)定，缺點(diǎn)是消耗了一定的存儲(chǔ)資源。方案中，考慮到存儲(chǔ)資源足夠用，因此采用后一個(gè)方案，取得了比較好的效果。交織器的具體實(shí)現(xiàn)如圖11所示。

圖11 改進(jìn)后編碼實(shí)現(xiàn)結(jié)構(gòu)

其中，使用一個(gè)ROM來完成real_addr generator的實(shí)現(xiàn)。在此碼塊中，ce_block為有效輸入信號(hào)，此信號(hào)是被用來控制寫地址發(fā)生器的。雙口RAM的寫地址write_addr便是通過該控制地址發(fā)生器來產(chǎn)生的。在這里，雙口ram的寫入方式是根據(jù)連續(xù)輸入的地址把輸入的碼塊rx_block寫入該ram中的。此外，通過塊長(zhǎng)度信號(hào)rx_block_size 和其它的有效信號(hào)來控制ROM、去選擇相應(yīng)的讀地址。這些地址被分為非交織的讀地址rd_addr_normal 以及內(nèi)交織后的讀地址rd_addr_interleaver。兩個(gè)讀地址與讀有效信號(hào)rd_ce一起，被輸入到對(duì)應(yīng)的雙口RAM中。同時(shí)，非交織碼塊block_normal和內(nèi)交織后的碼塊 block_interleaver可以從兩個(gè)雙口RAM中讀取。

3.2 編碼模塊

在編碼模塊中，輸入時(shí)鐘信號(hào)CLK的頻率為75 MHz。輸入數(shù)據(jù)依次被輸入存儲(chǔ)加擾模塊、Turbo編碼模塊、拷貝模塊或者ROBO交織模塊。其中存儲(chǔ)加擾的模塊存儲(chǔ)數(shù)據(jù)并接收控制模塊的控制信號(hào)；幀控制信號(hào)與載荷信號(hào)在編碼模塊的Turbo交織器中分別處理，先對(duì)幀控制信號(hào)編碼，之后根據(jù)控制信號(hào)對(duì)載荷數(shù)據(jù)編碼[7]。幀控制信號(hào)輸入拷貝模塊，載荷數(shù)據(jù)輸入ROBO模塊。

其中Turbo交織模塊分為兩部分，前面的ENC模塊處理Turbo分量編碼的功能，interleave的模塊實(shí)現(xiàn)交織與刪余功能。

3.3 IFFT模塊方案的選擇

OFDM調(diào)制中的IFFT模塊，在FPGA上實(shí)現(xiàn)時(shí)通過調(diào)用FPGA開發(fā)平臺(tái)上的IP核來完成。

IP核中內(nèi)含的IFFT模塊中，主要配置參數(shù)有IFFT變換的長(zhǎng)度N以及IP核內(nèi)部使用的模式，不同模式配置占用的FPGA資源也不同[8]。我們對(duì)不同配置模式下的資源占用情況進(jìn)行了對(duì)比，為模式選擇提供依據(jù)。

IFFT模塊中，配置模式下不同，占用的邏輯資源和存儲(chǔ)資源也有很大不同。這些模式主要有突發(fā)模式(Burst)、緩存突發(fā)模式(Buffered Burst)、流模式(Streaming)、可變流模式(Variable Streaming)。其中可變流模式用于在線改變IFFT的變化點(diǎn)數(shù)大小，在本文中OFDM的的IFFT的變換點(diǎn)數(shù)為固定的。因此，可變流模式在本文不加以比較[9]。我們對(duì)其他模式下的資源占用情況進(jìn)行了仿真，如圖12所示。

圖12 IFFT不同模式變換點(diǎn)數(shù)下邏輯資源

從圖12中可知，突發(fā)模式(Burst)使用的存儲(chǔ)資源以及邏輯資源最少，為此，本文選擇了突發(fā)模式下的IFFT模塊，IFFT的節(jié)數(shù)越高，節(jié)省的FPGA資源越明顯。

我們對(duì)實(shí)現(xiàn)的編碼模塊和OFDM符號(hào)模塊在Modesim上進(jìn)行了時(shí)序仿真，如圖13所示，模塊消耗的FPGA資源見圖14所示，選擇的FPGA芯片是Altera公司的CycLone III系列的EP3C80，占用的邏輯單元約20%，存儲(chǔ)單元62%，如果將實(shí)時(shí)調(diào)測(cè)工具SignalTap占用的開銷刪除，存儲(chǔ)單元的開銷將降為50%以下。

圖13 編碼模塊和符號(hào)模塊的仿真圖

圖14 系統(tǒng)消耗的FPGA資源

4 結(jié)束語(yǔ)

主要致力于寬帶載波標(biāo)準(zhǔn)信號(hào)生成的研究，參考某電網(wǎng)公司的相關(guān)標(biāo)準(zhǔn)，依據(jù)該系統(tǒng)的功能、參數(shù)和設(shè)計(jì)目標(biāo)，設(shè)計(jì)了系統(tǒng)物理層模塊化結(jié)構(gòu)和信號(hào)產(chǎn)生流程，在高速FPGA/ADC/DAC硬件平臺(tái)，完成了Turbo編碼、交織、OFDM調(diào)制、加窗和幀成形等功能模塊，詳細(xì)介紹了主要模塊實(shí)現(xiàn)時(shí)的技術(shù)細(xì)節(jié)，實(shí)現(xiàn)了低壓電力線寬帶載波通信物理層發(fā)射端的功能。為寬帶載波標(biāo)準(zhǔn)信號(hào)生成打下了堅(jiān)實(shí)的基礎(chǔ)，為獨(dú)立、客觀的開展寬帶載波通信的檢測(cè)提供了前提條件。