葉佳佳, 凌新生, 袁志山

(東南大學(xué) 機(jī)械工程學(xué)院 江蘇省微納生物醫(yī)療器械設(shè)計與制造重點實驗室，江蘇 南京 211189)

0 引 言

第四代基因測序技術(shù)通過在納米孔傳感器芯片兩側(cè)施加電壓，使得DNA由負(fù)極向正極移動，在通過納米孔時形成占位，使得其離子電流發(fā)生改變[1]，再由膜片鉗等設(shè)備測得電流變化，從而實現(xiàn)分子測序的目的?？紤]到DNA分子在溶液中的熱運動，以及納米孔中復(fù)雜的流體運動，DNA的過孔過程不是單調(diào)或單向的，說明了在不抑制DNA擴(kuò)散運動下，使用納米孔實現(xiàn)DNA單堿基測序是不可能實現(xiàn)的，這是熱力學(xué)第二定律在測序問題上的體現(xiàn)。除此之外，納米孔技術(shù)還存在客觀條件的限制：納米孔的厚度[2,3]和現(xiàn)有膜片鉗電流放大器的頻率帶寬的限制。在不降低DNA擴(kuò)散系數(shù)的情況下，現(xiàn)行的納米孔測序技術(shù)基本無法實現(xiàn)單分子測序[4]。Ling X S提出的利用納米孔作為動力學(xué)校對的機(jī)理[5]來測量斷鏈雜交探針，給基于固態(tài)納米孔的DNA堿基序列的檢測帶來了新的希望。通過磁鑷來克服熱運動之后在雙層納米孔芯片進(jìn)行短雜交探針校對實驗，在理論上能滿足單分子測序要求。本文基于動力學(xué)校對原理，設(shè)計制造出了三明治結(jié)構(gòu)的雙層納米孔芯片，在雙氮化硅納米孔孔厚度滿足DNA測序要求的同時，還增加了較厚的氧化硅層減小電容值，進(jìn)一步控制噪聲，便于后續(xù)的信號分析，且制造工藝簡單、成本低，能實現(xiàn)芯片的大規(guī)模生產(chǎn)，為納米孔DNA測序技術(shù)能滿足日常使用提供了基礎(chǔ)硬件保障。

1 多層薄膜結(jié)構(gòu)設(shè)計

由于不同材料的熱膨脹系數(shù)(α)不同，晶格不匹配，生長條件等因素，幾乎所有的薄膜都會存在殘余應(yīng)力。因此，在設(shè)計薄膜材料和厚度時，必須要考慮到應(yīng)力的影響，以期得到低應(yīng)力、平整無缺陷的高質(zhì)量薄膜。在微機(jī)電系統(tǒng)(micro-electro-mechanical system,MEMS)薄膜沉積工藝中產(chǎn)生的應(yīng)力主要分為外應(yīng)力和內(nèi)應(yīng)力兩類。外應(yīng)力中，由于熱膨脹系數(shù)引起的熱應(yīng)力最為常見，稱為雙金屬效應(yīng)(bi-metal effect)[6]。薄膜中熱應(yīng)力的原因及其影響如圖1所示。

圖1 薄膜中的殘余張應(yīng)力和壓應(yīng)力

熱應(yīng)變的計算公式為

εth=(αf-αs)·ΔT

(1)

式中αf為膜的熱膨脹系數(shù)，αs為襯底的熱膨脹系數(shù)，ΔT為沉積溫度與室溫之差。σf<αs，預(yù)計會產(chǎn)生壓應(yīng)力，如果σf>αs，則會出現(xiàn)張應(yīng)力。本文沉積溫度為800 ℃，室溫27 ℃。SiN，SiO均為各向同性材料，其力學(xué)性能參數(shù)如表1所示。

表1 MEMS材料的力學(xué)性能

基于以上,設(shè)計了在襯底厚度為430 μm的硅基片上沉積總厚度為600 nm的薄膜，共5層，從基體往上分別為Si3N4,SiO2,Si3N4，此3層為結(jié)構(gòu)層，厚度分別為22，20，45 nm，用于測序和校對。在結(jié)構(gòu)層表面沉積犧牲層SiO2，厚度為300 nm，這個厚度能有效地減小電容值，降低測序信號噪聲，提高信噪比。在SiO2表面沉積 150 nm厚度的Si3N4犧牲層，作為后續(xù)腐蝕步驟的掩膜。由于兩種材料的熱膨脹系數(shù)不同，拉力和壓力交替產(chǎn)生抵消，釋放基體后能減小應(yīng)力應(yīng)變，減小彎曲變形。依據(jù)前述公式對各層薄膜進(jìn)行應(yīng)力計算分析如下：

第1層Si3N4:ε1=-7.73×10-4，σ1=-2.8×102MPa，負(fù)號為壓應(yīng)力，硅襯底表現(xiàn)出微凸形態(tài)，如圖1(b)所示。因為襯底的厚度遠(yuǎn)遠(yuǎn)大于薄膜，因此這里可以看作襯底是水平的，沒有發(fā)生形變。

第2層SiO2：ε2=-1.82×10-3，σ2=-1.6×102MPa。

第3層Si3N4:ε3=1.57×10-4，σ3=58 MPa。

第4層SiO2：ε4=-9.43×10-4，σ4=-82 MPa。

第5層Si3N4：ε5=-9.2×10-4，σ5=-3.4×102MPa。

和熱應(yīng)力相比，對內(nèi)應(yīng)力的研究比較缺乏，其在厚度方向產(chǎn)生的應(yīng)力一般不均勻，會產(chǎn)生應(yīng)力梯度[7]。對本征內(nèi)應(yīng)力產(chǎn)生的機(jī)理尚無明確的定論，大體上可用兩種模型即體積變化模型和表面效應(yīng)模型解釋。內(nèi)應(yīng)力一般為張應(yīng)力，且隨著厚度的增加會進(jìn)一步減小，可以通過退火消除一部分，但要完全消除需要極高的溫度，這對于生產(chǎn)設(shè)備來說是難以承受的。

2 三明治結(jié)構(gòu)薄膜制造工藝

三明治結(jié)構(gòu)Si3N4薄膜制造工藝如圖2所示。

圖2 懸空三明治結(jié)構(gòu)芯片工藝流程

圖2(a)為芯片襯底硅基底，n型硅片，晶向面為(100)；圖2(b)為由低壓化學(xué)氣相沉積(low pressure-chemical vapor deposition,LP-CVD)方法制造出Si3N4/SiO2/Si3N4/SiO2/Si3N4結(jié)構(gòu)多層薄膜；圖2(c)利用反應(yīng)離子刻蝕(reactive ion etching,RIE)轉(zhuǎn)移掩模圖形，得到基體釋放窗口；圖2(d)為由氫氧化鉀(KOH)、氫氟酸(HF)濕法腐蝕得到懸空三明治結(jié)構(gòu)薄膜。

2.1 五層薄膜沉積

LP-CVD在低壓、高溫的反應(yīng)環(huán)境中加熱襯底上通過氣相成分沉積形成薄膜，氣相成分是由含薄膜成分的氣體構(gòu)成，低壓有利于提高質(zhì)量轉(zhuǎn)移系數(shù)，實現(xiàn)均勻沉積；而高溫(一般為400～900 ℃)能保持大容量反應(yīng)室內(nèi)良好的真空密封。嚴(yán)格控制氣體混合物，反應(yīng)器壓強(qiáng)和襯底溫度等工藝參數(shù)來得到均勻致密，壓力平均的薄膜。

σt=σe+σi=-804+125×3+200×2=-29 MPa

(2)

表2 LP-CVD沉積薄膜工藝參數(shù)

按設(shè)計的前三層薄膜的結(jié)構(gòu)，結(jié)合沉積速率，各層薄膜的沉積時間分別為9 min 氮化硅,26 min 氧化硅,18 min 氧化硅。干涉儀測得擬合厚度為26.5(2.0) nm SiNx,18.1(2.8) nm SiOx,51.0(1.6) nm SiO。硅片爐中取出在潔凈室內(nèi)放置過夜后進(jìn)行后兩層薄膜的沉積，沉積時間分別為400 min氧化硅,150 min氮化硅，其余參數(shù)不變。沉積完成后同樣用干涉儀或者橢偏儀測得，結(jié)果符合實驗設(shè)計。

在LP-CVD過程中，由于夾持裝置，使得源氣體無法到達(dá)硅片的邊緣部分，這部分的薄膜厚度無法達(dá)到實驗要求，因此,在芯片整體版圖的設(shè)計時要避開這部分，也避免了釋放過程中邊緣部分破裂而造成整體硅片的毀壞，版圖設(shè)計中，一個cell表示一個獨立納米孔傳感器芯片，芯片尺寸為3.5 mm×3.5 mm，可通過釋放預(yù)留切片槽來分解芯片。

2.2 釋放窗口制備

為了得到測序?qū)嶒炈枰膽铱杖髦谓Y(jié)構(gòu)懸空薄膜，需要對沉積了5層薄膜的硅片正反面都進(jìn)行其余結(jié)構(gòu)的釋放工藝得到所設(shè)計的結(jié)構(gòu)，所以，在釋放工藝之前要先制備版圖所設(shè)計的釋放窗口。

2.2.1 Si釋放窗口制備

涂覆膜厚1.7 μm均勻光刻膠(LCA00A,2 000 r/min)，進(jìn)行前烘處理(110 ℃，90 s)增加光刻膠與襯底間的粘附性，增強(qiáng)膠的光吸收及抗腐蝕能力。通過紫外曝光(45 s)，掩模圖案和圓片沿X,Y,Z軸對準(zhǔn)，對準(zhǔn)之后紫外光將對一定區(qū)域的光刻膠進(jìn)行曝光，光刻膠發(fā)生光學(xué)反應(yīng)，內(nèi)部分子產(chǎn)生變化，改變光刻膠在顯影液中的溶解度。在顯影液中水浴3 min，溶解掉光刻膠的感光部分，留下了與掩模一致的圖形，烘箱堅膜(135 ℃，30 min)后完成光刻步驟。打完底膜后，用RIE刻蝕掉光刻暴露出的背側(cè)窗口內(nèi)的全部沉積薄膜，露出Si表面，設(shè)計厚度為8 000×0.1 nm，時間為3 min。用膜厚儀在刻蝕過的硅片表面選擇測試點，測得SiN膜的厚度均為0 mm，即薄膜已刻蝕干凈。注意一定要過刻蝕，避免在后續(xù)的工序中無法完全釋放Si基體，清洗，去膠后進(jìn)行正面釋放窗口的制造。

2.2.2 SiO2釋放窗口的制備

使用不同的掩模版重復(fù)上述步驟正反對準(zhǔn)，光刻工序步驟及工藝參數(shù)不變，RIE刻蝕時間為1min，刻蝕厚度2 000×0.1 nm，刻蝕掉正面最頂層窗口中的SiN，露出SiO表面，同樣注意要過刻蝕，因為SiN在HF中的腐蝕速率遠(yuǎn)遠(yuǎn)不及SiO2，SiN的存在會影響后續(xù)SiO2的釋放。RIE之后同樣進(jìn)行金屬前去膠處理。

2.3 濕法腐蝕釋放工藝

2.3.1 Si基體釋放

(3)

設(shè)計所需得到60 μm×60 μm 的懸空三明治結(jié)構(gòu)薄膜，Si基體總厚度為430 μm，因此設(shè)計釋放窗口D的尺寸為670 μm×670 μm，要求過刻蝕，保證背面槽內(nèi)露出Si3N4表面。因為KOH會對正面暴露的SiO2產(chǎn)生刻蝕，因此要對硅片正面涂膠保護(hù)，隨后將硅片置于50 ℃水浴溫度的KOH溶液中，通過產(chǎn)生氣泡來判斷基體Si的腐蝕情況，28 h后檢查硅片，測得腐蝕腔深度為319 μm，計算得腐蝕速率為11.2 μm/h。繼續(xù)腐蝕，45 h后檢查硅片的釋放窗口透光，代表Si基體完全釋放。清洗、去膠后進(jìn)行正面加工。

2.3.2 SiO2釋放

在稀釋的HF溶液，進(jìn)行SiO2濕法同向腐蝕。SiO2在HF腐蝕劑中為各向同性腐蝕，但對于Si3N4和SiO22種硅化物卻有高度的選擇比，SiO2的腐蝕速率遠(yuǎn)遠(yuǎn)高于Si3N4，在腐蝕液中發(fā)生的反應(yīng)為：SiO2+6HF→H2SiF6+2H2O。其為絡(luò)合反應(yīng)，H2SiF6為可溶物，通過攪拌可離開硅片。在HF緩沖液中還配比一定的氟化銨(NH4F)作為緩沖液，以電離出H+補(bǔ)充隨著反應(yīng)推進(jìn)而逐漸減少的H+，保證HF的腐蝕速率。將清洗后的硅片置于HF溶液中，緩慢晃動樣品架，使硅片與HF溶液充分接觸，3 min之后取出芯片用去離子水清洗，腐蝕速率約為2 nm/s。釋放后得到三明治薄膜如圖3所示，得到兩面懸空，直徑為9 μm的薄膜且薄膜完整，沒有出現(xiàn)破裂、擠壓等現(xiàn)象。

圖3 三明治結(jié)構(gòu)薄膜

3 雙層Si3N4納米孔制造

懸空三明治結(jié)構(gòu)薄膜的總厚度理論設(shè)計為80 nm，用蔡司氦離子束顯微鏡(ORION NanoFab)測得懸空薄膜的厚度為100 nm左右，在預(yù)計的誤差范圍內(nèi)，如圖4(a)所示。由于透射電子顯微鏡(transmission electron microscopy,TEM)的電子束穿透力較弱，無法在此厚度的薄膜上直接制得直徑小于10 nm的納米孔，因此使用氦離子束(ORION NanoFab)轟擊，在STEM模式下，施加電壓為5 kV，曝光時間為6 s，得到直徑小于5 nm的納米孔，在TEM(JEM—2100F)下得到納米孔照片如圖4(b)。

圖4 三明治結(jié)構(gòu)懸空薄膜厚度和納米孔的TEM照片

4 結(jié)束語

本文基于動力學(xué)校對的原理設(shè)計的三明治結(jié)構(gòu)雙氮化硅納米孔芯片，在三明治結(jié)構(gòu)層的基礎(chǔ)上增加了雙犧牲層提高測序信噪比，并通過應(yīng)力的計算設(shè)計了各層薄膜的厚度，以期得到低應(yīng)力的均勻薄膜。結(jié)合納機(jī)電系統(tǒng)(nano-electro-mechanical system,NEMS)技術(shù)設(shè)計了此芯片的工藝流程，成功制造出了懸空三明治結(jié)構(gòu)薄膜，利用聚焦離子束(focused ion beam,FIB)，HF腐蝕制造了雙納米孔結(jié)構(gòu)，理論上解決的固態(tài)納米孔測序中的DNA分子擴(kuò)散的問題。此外，此工藝簡單，成本低廉，可以實現(xiàn)大批量生產(chǎn)，為未來進(jìn)一步降低測序成本提供了保障。